电子技术课程设计数字频率计设计3

1、目 录课程设计（论文）任务书. i课程设计（论文）成绩评定表.iii 中文摘要 iv1 设计任务描述11.1 设计题目：数字频率计11.2 设计要求11.2.1 设计目的11.2.2 基本要求11.2.3 发挥部分12 设计思路23 设计方框图34 各部分电路设计及参数计算44.1晶体振荡电路44.2分频电路44.3整形放大电路54.3.1工作原理54.3.2施密特触发器原理图64.4计数 锁存 译码 显示电路64.5逻辑控制电路74.5.1工作原理74.5.2 555单稳态触发器电路原理图84.6报警电路84.6.1报警原理电路84.6.2相关参数计算95 工作过程分析96 元器件清单107

2、 主要元器件介绍117.1 74160同步十进制计数器117.2 74273八d型触发器127.3 555定时器137.3.1 555定时器的组成和功能137.3.2 555定时器的引脚图及引脚功能147.4 7448共阴极七段译码器15小 结16致 谢17参考文献18附 录 a1 逻辑电路图19附 录 a2 实际接线图201 设计任务描述1.1 设计题目：数字频率计1.2 设计要求1.2.1 设计目的(1) 掌握数字频率计的构成,原理与设计方法；(2) 熟悉集成电路的使用方法。1.2.2 基本要求(1) 要求被测信号为方波,峰值为3v到5v(和ttl兼容),被测信号频率范围为0hz到9999

3、hz；(2) 设计石英晶体振荡器及分频系统,闸门时间:10ms,0.1s,1s,10s；(3) 可控制的计数,锁存,译码显示系统。1.2.3 发挥部分(1) 被测信号为三角波信号；(2) 超量程报警系统。2 设计思路所谓的频率就是1秒钟之内通过闸门的脉冲个数,在通过计数器进行计数,最后通过显示器表现出来。首先，我们要获得一个标准的固定宽度t的方波脉冲做门控制信号,他的选择会改变闸门时间从而直接影响频率计的量程。其次，我们要把这个标准的信号和被测信号相“与”，通过门控制信号可以获得t时间内通过脉冲的个数，此脉冲直接进入计数器进行计数，最后通过译码显示其频率。最后，我们要设计的是对计数器和锁存器的

4、控制，这个的基本思路是在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数.同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误。综合上面所说的可以将数字频率计的电路分为四大部分即：时基电路、闸门电路、逻辑控制电路以及可控制的计数、锁存、译码、显示电路。时基电路的组成：闸门电路：它的目的是提供闸门开启的时间，该闸门可

5、由一“与”门充当。可以用74160将标准信号进行分频，从而获得的闸门时间分别为10ms,0.1s,1s,10s。闸门时间越长，得到的频率值就越准确，也就是说其量程越小。逻辑控制电路：在时基信号结束时产生的负跳变用来产生锁存信号，锁存信号的负跳变又用来产生清零信号，锁存信号和清零信号可由双单稳态触发器74ls123产生，它们的脉冲宽度由电路的时间常数决定。计数、锁存、译码、显示电路：锁存器的作用是将计数器在t结束时所计得的数进行锁存，使显示器上能稳地显示此时计数器的值。所示将些时，t计数时间结束时，逻辑控制电路发出锁存信号，将些时计数器的值送译码显示器。 3 设计方框图被 测 信 号整 形 放

6、大闸 门计 数 器锁 存 器译 码 器显 示 器逻 辑 控 制 电 路时 基 电 路 4 各部分电路设计及参数计算本设计电路主要分为5大部分，分别是整形电路部分，分频电路部分，主要控制电路部分，计数、译码、锁存电路部分和显示电路部分，以下为具体功能及参数计算。4.1.晶体振荡电路石英晶体振荡器的特点是振荡频率准确，电路结构简单，频率易调整。它还具有压电效应，在晶体某一方向加一电场，则在与此垂直的方向产生机械振动，有了机械振动，就会在相应的垂直面上产生电场，从而使机械振动和电场互为因果，这种循环过程一直持续到警惕的机械强度限制时，才达到稳定，这种频率为晶体振荡器的固有频率。 在石英晶体振荡器的输

7、出端放置一个非门，起到稳定输出波形，增强带负载能力的作用。此非门的输入为正弦波，输出为方波。4.2分频电路 由于石英晶体振荡电路产生的频率很高，要得到秒脉冲，需要用分频电路。例如振荡器输出10000hz信号，然后送到10分频计数器74ls160后频率变为1000hz，再送到10分频的计数器74160中频率变为100hz，在经过两次分频变为1hz的方波信号。将此方波信号作为脉冲信号。 通过第一个十分频计数器出来的信号频率为1000hz，根据t=1/f,其相应的周期为1ms。以此类推，经过后几个计数器输出后的信号周期分别为10ms,0.1s,1s。当对应的开关闭合时就以该周期计入输入脉冲个数。4.

8、3整形放大电路4.3.1工作原理整形电路主要由一个555定时器，一个电阻组成，将定时器的8脚4脚接电源，1脚接地5脚接电容接地，7脚接电阻接5v电源，2脚和6脚相联作为输入端，7脚作为输出端，这样就构成了一个施密特触发器，起到整形作用。 如果vi由0v开始逐渐增加，当vivcc/3时，输出vo为高电平；vi继续增加，如果vcc/3vi2vcc/3，vo就由高电平跳变为低电平；之后vi再增加，仍是vi2vcc/3，电路输出保持低电平不变。如果vi由大于的电压值逐渐下降，只要vcc/3vi 2vcc/3，电路输出状态不变，仍为低电平；只有当vivcc/3时，电路才再次翻转，vo就由低电平跳变为高电

9、平。若输入电压的波形是个三角波，则对应的输出波形如图所示，它是反相输出的施密特触发器。4.3.2施密特触发器原理图4.4计数 锁存 译码 显示电路7490计数器的作用是对输入脉冲计数。根据设计要求最高测量频率为9999hz，应采用4位十进制计数器。其作用还有当逻辑控制电路输出“清零”信号到计数器“清零”端时，对显示器进行清零。74273锁存器在确定的时间内计数器的计数结果必须锁定后才能获得稳定的显示值。锁存器的作用是通过触发脉冲控制，将测得的数据寄存起来送显示译码器。锁存器可以采用一般的八位并行输入寄存器，为使数据稳定，最好采用边沿触发方式的器件。7448为高电平有效，用于驱动共阴极显示器，是

10、把8421bcd码表示的10进制转换成能驱动数码管正常显示的段信号，以获得数字显示。4.5逻辑控制电路4.5.1工作原理 逻辑控制电路：作用有两个：一是产生锁存脉冲信号，使显示器上的数字稳定；二是产生“0”脉冲（清零信号），式计数器每次测量从零开始计数。信号进入第一个555单稳态触发器后有一定的延时作用， t=1.1rc。4.5.2 555单稳态触发器电路原理图4.6报警电路4.6.1报警原理电路4.6.2相关参数计算c2=0.01fr1=r2=100kc1=1.43(r1+2r2)f=1.43(100k+2100k)100hz=0.047fc1=c2=c4=0.01fc3=0.047fr2=

11、r3=100kt=1sr1=t1.1c1=1s1.10.01f=91mr电阻，/k/m；c电容，f；f频率，hz；t报警器报警时间，s。5 工作过程分析数字频率计的工作过程可一分为三阶段。第一阶段：信号的输入与整形。首先输入信号通过放大器进行放大，其波形可以为正弦波，三角波，然后通过施密特触发器对输出信号进行整形，使之成为矩形脉冲。第二阶段：标准时间内通过脉冲的统计首先是由石英晶体震荡器和分级分频系统及门控制电路得到具有固定宽度t的方波脉冲做门控制信号,时间基准t称为闸门时间，这里主要是利用了74160器件的分频功能，它将输出的频率依次按十进制缩小，测量时可按照需要任意选取。选取完量程后时基信

12、号有两个走向，一个是去控制闸门的开启和关闭另一个是去控制一个逻辑电路。当时基信号通过闸门时，闸门开启，这时输入信号和时基信号共同作用由输出端产生一个脉冲进入计数器进行计数，简单的说这里时基信号的作用就是提供一个标准的时间，而这个与“与”门就是为了实现标准时间内输入信号通过的脉冲个数，当这个时基信号结束时闸门关闭。第三阶段：逻辑电路的控制 在时基信号结束时，既当它的下降沿到来时,它通过逻辑控制电路的时候会产生一个负跳变用来充当锁存信号，而锁存信号的负跳变又会产生清零信号,当一个时基信号结束后,逻辑控制电路发出锁存信号将此时计数器上的结果通过显示器显示出来, 而在锁存信号的下降沿到来时逻辑控制电路

13、产生一个清零信号将计数器清零。这就是一个基本数字频率计的全部工作过程。此外我还有两个发挥的部分工作问题过程的分析：其一，超量程的报警系统它的工作过程是这样的，当选定的标准频率太大（既周期很小），即所测频率达到9999时，信号通过与非门向报警系统发出一个低电平电位是报警系统工作。其二,对被测信号的整形,使其变为方波运用施密特触发器。6 元器件清单l 元件名称l 规格及用途l 数量74lvc160计数器474ls273锁存器274ls48译码器474ls123逻辑控制电路1nand8(与非门)1石英晶体震荡器产生1s脉冲1555报警系统 单稳态 施密特5七段显示器显示频率值4电容 4.7uf 10

14、nf若干jk_ff触发器1电阻10若干74ls90d计数器474ls08d与门27 主要元器件介绍7.1 74160同步十进制计数器：74160为十进制计数器，直接清除。两个高电平有效允许输入ep和et及动态进位输出使计数器易于级联；et允许动态进位输出图7.1 74160同步十进制计数器管脚图输入输出qn时钟清除置数epetxlxxx清除hlxx置数hhhh计数xhhlx不计数xhhxl不计数表7.1 74160同步十进制计数器功能表7.2 74273八d型触发器：74273是边沿触发器，具有公共时钟和清除功能。可以作为缓冲器、存储器、和位移寄存器。图7.2 74273八d型触发器管脚图s输

15、入输出qn清除时钟dlxxlhhhhllhlxq0表7.4 74273八d型触发器功能表7.3 555定时器7.3.1 555定时器的组成和功能555定时器内部结构的简化原理图如图7.3.1所示。它由3个阻值为5k的电阻组成的分压器、两个电压比较器c1和c2、基本rs触发器、放电bjt t以及缓冲器g组成。定时器的主要功能取决于比较器，比较器的输出控制rs触发器和放电bjt t的状态。图中rd为复位输入端，当rd为低电平时，不管其他输入端的状态如何，输出vo为低电平。因此在正常工作时，应将其接高电平。 7.3.2555定时器的引脚图及引脚功能 图7.3.2 555定时器的引脚图 它的各个引脚功

16、能如下：1脚：外接电源负端vss或接地，一般情况下接地。2脚：低触发端 3脚：输出端vo4脚：是直接清零端。当端接低电平，则时基电路不工作，此时不论、th处于何电平，时基电路输出为“0”，该端不用时应接高电平。5脚：vc为控制电压端。若此端外接电压，则可改变内部两个比较器的基准电压，当该端不用时，应将该端串入一只0.01f电容接地，以防引入干扰。6脚：th高触发端7脚：放电端。该端与放电管集电极相连，用做定时器时电容的放电。8脚：外接电源vcc，双极型时基电路vcc的范围是4.5 16v，cmos型时基电路vcc的范围为3 18v。一般用5v。 在1脚接地，5脚未外接电压，两个比较器a1、a2

17、基准电压分别为的情况下，555时基电路的功能表如表7.3.1所示。表7.3.1 555定时器的功能表清零端高触发端th低触发端qn+1放电管t功能00导通直接清零10导通置011截止置11qn不变保持7.4 7448共阴极七段译码器有效高电平输出：内部有升压电阻因而无需外部电阻；输出最大电压5.5v；吸收电流6.4ma 图7.2 7448共阴七段译码器/驱动器管脚图十进制数或功能输入 bi/rbo输出 lt rbidcba a b c d e f g0hxllllhononononononoff1hxlllhhoffononoffoffoffoff2hxllhlhononoffononoffo

18、n3hxllhhhononononoffoffon4hxlhllhoffononoffoffonon5hxlhlhhonoffononoffonon6hxlhhlhoffoffononononon7hxlhhhhonononoffoffoffoff8hxhlllhononononononon9hxhllhhonononoffoffonon10hxhlhlhoffoffoffononoffon11hxhlhhhoffoffononoffoffon12hxhhllhoffoffonoffoffonon13hxhhlhhonoffonoffoffonon1415hhxxhhhhhhlhhhoffof

19、foffoffoffoffonoffonoffonoffonoffbixxxxxxxoffoffoffoffoffoffoffrbihlllllloffoffoffoffoffoffoffltlxxxxxxononononononon表7.2 7448共阴七段译码器/驱动器功能表七段显示译码器是驱动七段显示器件的专用译码器，它可以把输入的二十进制代码转换成七段显示管所需要的输入信息，以使七段显示管显示正确的数码。七段显示译码的示意图如图所示。图 七段译码显示示意图小 结为期一周的课程设计结束了，这一周的设计对自己来说是一个很大的挑战，从刚开始拿到题目时的不知所措到现在对设计内容的不断深入理解，

20、可以说是一个很大的突破。本次课程设计，不仅仅是对课堂所学知识的一次复习，也是一次理论与实践相结合的绝佳机会。通过这次的设计，我明白了课堂上所学的知识，会因为课时的限制或是课本年代的限制而变得并不全面，而且由于科技的快速发展，我们课本的知识是跟不上时代的。正是因为我们所学知识的欠缺，所以在设计中我们要学会利用图书馆、网络等多种渠道查询我们设计所需要的资料。然后用我们所学的基础知识去一点点的了解不同的集成电路的功能和用途。写报告也是一项很不容易的事情，因为本次设计的时间正值期末考试，时间紧任务重。而且用软件制作管脚图和实际接线图时也遇到了很大的麻烦，首先就是对软件的不熟悉，很多功能都需要同学们共同研究。还有就是数据库的不完全，设计原理图中的很多集成电路在软件中都是找不到的，即使找到也会发现与自己所找的资料有所不同。解决这些困难着实花费了很多的时间和精力。这些问题的解决，单靠自己是很难做到的，这里不仅有老师的指导，还有同学们的集体智慧。课程设计期间我们还进行了答辩，老师针对我们所设计的电路提出一些问题，答辩是自愿的，不过我感觉这是一次不错的机会，所以我选择答辩。在大学，像这种老师和学生一对一的问答的机会还是很少的，刚开始的时候确实有一点紧张，反应有点慢，对所问的问题有点不太清楚，不过最终还是解决了，