EP1C6Q240C8封装和部分引脚的功能分析

1、EPlC6Q240C8封裝和部分引冲的功能分析7H *!汀“理翩删瀾删删1IU4 I2h_n4 rxuht ：5 US：2 E訂： ；C3；：Er 13；沐、：,2汀鼻C小：1萃:* :亡*；t CV；S3J：rriZZit：AS*咗X- bSUinX- APX：ux- spumw- ?!x- mi:m口 6x- sctxX- STOJU rec Qx* aiTsrsas- tskTatX- SUUmUGCx- tvxr.?=._= =nu2 二：！；=l3)YSEXXK4=nf=M =_= =s= r 2-s-T z=5-7=S is S = IAA=A 翠 HAAA A . 二 . * 二

2、 - 3M2 :;= mA.:c ivrum recCLXvuf spism W-UM!s-x- mas Yx- spsseccQ 3C ctcjc i cccK*冷13EU仔勺, rc.sp* iff x匕mm xstrSC tTJ IU rei：rx spsm x 匕 vi s oo jy isex x-u isiH 11C6 r&ts.CCTt-!O Z!T. :c Kocr :C：C SPHp re seal.M t34c :c nss3 J、U13gx30 stcsjck uu/gX LSSKr =住5 X SK=：$ re- iisrsai x-X： ss怙 SB f.TSIa.

3、Lirxr re sic.图 U21AEP1C5Q240CSR102R103JlokJLOK图 U21Bs.+15V甲JA审怦怦种种VCCI01VCCIO1VCCIO2VCCIO2VCCIO2VCQ03VCCIO3VCO3VCCIO4VCCIO4VCCIO4JNgA JNIX1A JNIXIA NgA 5-NIXIA JNgA JNIXJA ULNIauA ANgA ZIXIA JNEA ANIXIAGNDA.PLL1 CKDG.PLLl GNDA.PLU gndgZpll:GND GND GND GND GNDGND GND寻哭电匚文空王窖乞色二衣 _jL_J_JL_JJLiILIZQZZJ

4、 二二图 U21CCLK02SCLK129 CUCO丄B炷K_lp CLKl.LWSCLKlnCLK2QQ 池!Up CLKS.LVDSCLd15 恋LK2159CLK3EP1C5Q24OC8国 U21DU21CEP1C6Q240C8第部分：封裳国U21A. U21B. U21C、U21D表示的是同一块芯片EP1C6Q240C8,有240个引脚， 采用的是PQFPPlastic Quad Flat Package,型抖方块平面封裝），PQFP封裝的芯片的b周均有引脚，而且引脚之间距富很小，管脚也很细，一般丸规核或越丸规朕集成电珞采 用这种封裝形式。用这科形丸封裝的芯片必须采用SMT（Surfa

5、ce Mount Technology,表面俎裝技术）将芯 片边.上的引脚与主板焊接起来。对于SMT技术，个人理解，即表而组裝枝术，一般用来焊揍一些引脚心几百以上的芯 片，比如说BGA. PGA 般却采用这科技术；例如笔北本主域上的intel北林芯片.一般都采用球形封裝，又如比较古老的Intel 965 底部球形引脚丸约有600多个，现在笔记本浇行用的P43. P45. P55. X58,从P43 代 引脚多达几千个甚至灵多，这样做的好戎是节约而积坏处赴测试的肘候比较麻烦，像BGA 这种封裝的芯片一般焊上去之后，顶部要引出几个接点，以陆止在使用过程中坏掉，方便用 万用表或者示波睜来测戎冬个通瘙

6、便于修理。对于这几种类型的芯片.除了 PQFP*数罕見的离手能手工焊揍之外，一般都采用貼片 机来遗行专门的焊搖工作。这里简单介绍一下这而种封裝：PQFP/PFP封裝具有以下特点1迨用于SMD表面安裟枝术在PCB电煤圾上安裝布线。2迨合壽频使用。2操作方便，可靠性爲。3芯片面积与封裝而欣之间的比值较小。4.lntel糸列CPU中80286. 80386和禁些486主板采用这种封裝形式。这里的SMD表示的是贴片纽裝森件；BGA球柵阵刃対裝随舟罪成电路技术的发展，对集成电珞的封裝要求灵加产格。这旻因为封裟技术关条 列产品的功能性，生IC的频率起过100MHz时，传统封裝方式可能令严生所谓的Cross

7、Talk (串扰丿”现象.而且生IC的管脚数丸于208 Pin对.传统的封裝方丸冇其困难度。因此， 徐使用QFP封裟方式外，现今丸多散的高脚数芯片(如图形芯片与芯片纽寻丿皆转而使用 BGA(Ball Grid Array Package)封裝技术。BGA出现便成为CPU.主板上南/北林芯片等爲 密皮.壽性能.多引脚封裝的呆住选择。第二部分：电珞图关于虑理图：出我们把廉理因元件库做好以后，在廉理图中对于己冇的廉理图.我们可以选择make library选项即可生成要引用的虑理国元件库，我们可以使用勺动编号来对毎隔核块进行為 号，也可以手动的进行輪号，然后在工具选项卡中找Fl footprints

8、 manager可以用来检杳各 个余件的封裝，若发现赛件没有封裝，可以在library中找一个与该森件引脚数目一样的同 类型的芯片封裝来对该赛件进行封裝操作；封裝兜成之后进行DRC检測，然后灵新到PCB, 由于目術只做虑理图分析，这里就不碱详细介绍了。在虑理图中，细心的人会发现，不能单独的看只看U21A这块“芯片”.其卖这只是芯 片的一部分，殆了便于观富 我们把电婷.时般镇皋.JTAG下栽d和AS下栽d单扶出来 作为4丸部分； U21A是该芯片的宝体部分:即EP1C6Q240C8主体部分，该部分引脚有点多（稍居介绍丿;二、U21B M块表示的是JTAG和AS下戳电路：1. AS简介：AS CA

9、ctive Serial；是FPGA重要的配置方扎.由FPGA赛件引导配逍葆作过程，它桩 制着外部存緖赛和初好化过程.EPCS条列如EPCS1.EPCS4紀逍森件专供AS核丸，t術只 支持Cyclone系列。使用Altera串行配逍森件来兜成。Cyclone怎件处.于主动地伐配逍 期间戍于从為地伐。配逍数据通过DATAO引脚送入FPGA。配JL敎据彼同步疫DCLK綺入 X, 1个时钟周期传送1住数据。其他配置方丸还有J TAG. PS o2. JTAG钱式JTAG主要用于芯片部测试。TM父TCK. TDK TDO.分别为核无选择、时钟、数据綸 入和数据输出线。在EP1C6Q240C8芯片上，我

10、们可以找列对应的是148. 147. 155.149 it切个引冲,JTAG是串行搖6 使用扫印d的荷单JTAG电规，利用的是村印d 的输出卷碱存的特禹使用软件通过I/O产生J TAG对序。由JTAG标准决屯通过JTAG 写/读一个字节要一系列的樣作.根据我的分析使用简单JTAG电兔，利用幻印d, 通过JTAG输出一个字节列目标板，平均需要43个打印d I/O.疫我机赛上（P41.7G）. 每秒大约可进行660K次1/0椽作所以下我遠反丸约疫660K/43.约等于15KByte/S 对于其他机I/O速度大致相同.一般A 600K800K.JTAG偏程为扎是A线錮程，传疣生严流程中丸对芯片进行预

11、编程后再裝刊板上因 此刊畋复,简化的流程为丸固走森件刊电珞板上，再用JTAG编程，从而大大加快工程 进度。JTAG接d可对PSD矩片部的所有部件进行偽程。A获入式糸统沒计中.一些為档的微戎理森都带有JTAG接d.方便多t标糸统 遗行測式，同肘还可以卖现flash偏程。（即norflash家量较-相生于存，nandflash 相生于计算机上的硬盘.汆量较大丿三、U21CM块表示的是该趨片的电源和揍地如果没沱错的话，一般芯片都采用的是TTL电平，这科电平能提供几种不同的电庄来 満足不同的需要。这个农数电里而应用比较广泛。图中有14个引脚是接的+1.5V,另外12个引脚接的是+3.3V,我们可以杷电

12、源的供电 部分用一个电彖接列地，这挥的好处是能过追掉电源部产生的一些高频皋扰传号.搖地部分 冇的是楼拟地，有的赴数字地，这挥单独起来的好处是盼止传号干扰，中间用一个电慮来连 禹这眸能皿碍壽频信号直接势仝；叫U21D表示的是对钟传号输入U18+3.3VU184VCC OUTGNDGNDI I VCCCPR12卡 3 CLK250Mhz图中我们发现.对于切个肘钟綸入引脚我们只用了 CLK2 个引脚，这样的好处是以后 我们还能够廿展焊接一些不同频率的传号需作备用；肘钟信号是时序逆辑的基砒，它用于决岌逆辑单元中的状态何肘更新。对钟传号是指冇 固定周期并与运行无关的传号量，时钟频率（clockfrequ

13、ency.CF丿是时钟周期的例数。时钟边沿竝发传号龛味舟所有的状态变化都发生在时钟边沿到来时卸。农边洛触发机*1中，只右上升沿或下阵沿才是力效信号，才能柱制逆却单元状态量的改 to至于刊底是上升沿还是下阵沿作为冇败能发信号,则取决于逆辑设计的枝术。A FPGA中还冇屯平触发方式，这里就不作介绍.仅做了解。三.关于 EP1C6Q240C的部功能部件:笫二部分我从虑理图的角友来分析了遠決怂片，下面我幻此从整体上来现集捷金怎片的一.EP1C6核心板为基子Altera, Cyclone余件的抿入式条统开发提供了一个很好的硬件平台，它为开发人员灵供以下济源：1 主芯片采用 Altera Cyclone

14、赛件 EP1C6Q240C82 EPCS1I8配置芯片3 4个用户自定义按键4 4个用户fi主义LED5 1个七段码LED6 标:隹AS偏程接d和JTAG调试挂d 7 50MHz為帝度时钟源8 三个离密度护展接d9 糸统上电复伐电烙10 支特+5V直接输入，板上电源管理按块糸统主芯片采用240引脚、贴片封裝的E1C6FPGA ,它拥冇6030个LE , 26个M4K片上RAM （共计239616bits ）, 2个爲性能PLL以及多达185个用户 自龙义IO。同时，系统还可以根握用户不同的很计常求来更换其它不同糸刃 的核心核，如： EP1C12 . EP2C2O . EP3C25等。所以，不管

15、从性能上而言， 还是从糸统灵活性上而言，无论您是初学者，还赴济逮硬件工程师，它却令 成为您的好帮手。EP1C6械心坂糸统功矩框架图：50KH2高荊廣时钟高效电涙营理cINTlV：I0 33巾*4用尸目定义按键JTAG 调口CycloneEP1C6Q240C8扩磁口EPCS4配置接口. 斗用户目定义LDAS编程接口FPGA开发平台灵供了丰富的脊源供学生或开发人员学习使用.脊源包 括接D通信.桩制.存储数据转换以及人机交互显示寻几丸核块，接D通 传樸块包扬 SPI 接D、IIC 接D、VGA 接D、RS232 接D、USB Uo. PS2 键 盘/亂标揍d. lWire接d寻；存待楼块包据EEPR

16、OM存储容栈块等；散据 转换核块包括串行ADC . DAC以及音频CODE等；人机交互显示棋块包据8 个按键、16个LED发光二圾管显承.1602乍符空点阵LCD 8伐动态7段码管、 实时时钟.SD卡等。上述的这些济港槟块甌可以满足初学者入门的要求， 也可以满足开发人员进行二次开发的要求。EDA/SOPC实睑开发平台提供的脊源右：h标准配.5.核心板为EP1C6核心板（核心芯片为EP1C6Q240C8丿。可灵换EP2C20F484C8寻其它核心坂。2、1602字符盘液晶点阵。3、RTC ,提供糸疣实肘对钟。4、1 个 256 色 VGA 接 d5、1个标准车行接D。6、1个USB设备接d,利用PDIUSBD12芯片卖现USB协议转换。7、基于SPI戎IIC接d的音频CODEC楼块。8、1个蜂鸣森输出梯块。9、2个PS2键盘/氯标揍d。1