集成电路工艺课件

1、集成电路设计基础集成电路设计基础 2021-5-8集成电路设计基础2 上次课内容 第第3章章 集成电路工艺简介集成电路工艺简介 3.1 引言引言 3.2 外延生长工艺外延生长工艺 3.3 掩模的制版工艺掩模的制版工艺 3.4 光刻工艺光刻工艺 3.5 掺杂工艺掺杂工艺 3.6 绝缘层形成工艺绝缘层形成工艺 3.7 金属层形成工艺金属层形成工艺 2021-5-8集成电路设计基础3 本次课内容 第第4章章 集成电路特定工艺集成电路特定工艺 4.1 引言引言 4.2 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺 4.3 mesfet工艺与工艺与hemt工艺工艺 4.4 cmos集成电路的

2、基本制造工艺集成电路的基本制造工艺 4.5 bicmos集成电路的基本制造工艺集成电路的基本制造工艺 2021-5-8集成电路设计基础4 所谓 特定工艺特定工艺，常常是指以一种 材料为衬底、一种或几种类型的晶体 管为主要的有源器件；辅以一定类型 的无源器件；以特定的简单电路为基 本单元；形成应用于一个或多个领域 中各种电路和系统的工艺。 4.1 4.1 引言引言 2021-5-8集成电路设计基础5 特定工艺 这些特定工艺包括： 硅基的双极型工艺、硅基的双极型工艺、cmoscmos、bicmosbicmos、锗、锗 硅硅hbthbt工艺和工艺和bicmosbicmos工艺，工艺，soisoi材料

3、的材料的cmoscmos 工艺，工艺，gaasgaas基基/inp/inp基的基的mesfetmesfet工艺、工艺、hemthemt 工艺和工艺和hbthbt工艺工艺等等。目前应用最广泛的特定工目前应用最广泛的特定工 艺是艺是cmoscmos工艺。在工艺。在cmoscmos工艺中，又可细分工艺中，又可细分 为为dramdram工艺、逻辑工艺、模拟数字混合集成工艺、逻辑工艺、模拟数字混合集成 工艺，工艺，rficrfic工艺等工艺等。 2021-5-8集成电路设计基础6 4.2 4.2 双极型集成电路的基本制造工艺双极型集成电路的基本制造工艺 在双极型集成电路双极型集成电路的基本制造工艺中，

4、要不断地进行光刻、扩散、氧化光刻、扩散、氧化的工作。 典型的pn结隔离的掺金掺金ttlttl电路电路工艺 流程图如下图所示。 2021-5-8集成电路设计基础7 典型pn结隔离掺金ttl电路工艺流程图 2021-5-8集成电路设计基础8 双极型集成电路基本制造工艺步骤双极型集成电路基本制造工艺步骤 （1）衬底选择衬底选择 对于典型的pnpn结隔离结隔离双极集成电路， 衬底一般选用 p型硅。芯片剖面如图。 2021-5-8集成电路设计基础9 双极型集成电路基本制造工艺步骤双极型集成电路基本制造工艺步骤 （2 2）第一次光刻第一次光刻nn+ +隐埋层扩散孔隐埋层扩散孔光刻光刻 一般来讲，由于双极型

5、集成电路中各元 器件均从上表面实现互连，所以为了减少 寄生的集电极串联电阻效应串联电阻效应，在制作元 器件的外延层和衬底之间需要作nn+ +隐埋隐埋 层层。 2021-5-8集成电路设计基础10 第一次光刻第一次光刻n n+ +隐埋层扩散孔光刻隐埋层扩散孔光刻 从上表面引出第一次光刻第一次光刻的掩模版图形掩模版图形 及隐埋层扩散隐埋层扩散后的芯片剖面芯片剖面见图。 2021-5-8集成电路设计基础11 双极型集成电路基本制造工艺步骤双极型集成电路基本制造工艺步骤 （3）外延层淀积外延层淀积 外延层淀积外延层淀积时应该考虑的设计参数设计参数主要有： 外延层电阻率epi和外延层厚度tepi。外延

6、层淀积后的芯片剖面如图。 2021-5-8集成电路设计基础12 双极型集成电路基本制造工艺步骤双极型集成电路基本制造工艺步骤 （4 4）第二次光刻）第二次光刻p+隔离扩散孔光刻隔离扩散孔光刻 隔离扩散隔离扩散的目的是在硅衬底上形成许 多孤立的外延层岛外延层岛，以实现各元件间的 电隔离电隔离。 目前最常用的隔离方法是反偏反偏pnpn结隔结隔 离离。一般p型衬底接最负电位，以使隔离 结处于反偏，达到各岛间电隔离各岛间电隔离的目的。 2021-5-8集成电路设计基础13 第二次光刻第二次光刻p p + + 隔离扩散孔光刻隔离扩散孔光刻 隔离扩散孔的掩模版图形及隔离扩散后的 芯片剖面图如图所示。 20

7、21-5-8集成电路设计基础14 双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤 （5 5）第三次光刻）第三次光刻p型基区扩散孔光刻型基区扩散孔光刻 基区扩散孔的掩模版图形及基区扩散后的芯片 剖面图如图所示。 2021-5-8集成电路设计基础15 双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤 （6 6）第四次光刻）第四次光刻n+发射区扩散孔光刻发射区扩散孔光刻 此次光刻还包括集电极、n型电阻 的接触孔和外延层的反偏孔。 2021-5-8集成电路设计基础16 第四次光刻第四次光刻n n+ +发射区扩散孔光刻发射区扩散孔光刻 n n+ +发射区扩散孔发射区扩散

8、孔的掩模图形及n+发射区 扩散后的芯片剖面图芯片剖面图如图所示。 2021-5-8集成电路设计基础17 双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤 （7） 第五次光刻第五次光刻引线接触孔光刻引线接触孔光刻 此次光刻的掩模版图形如图所示。 2021-5-8集成电路设计基础18 双极型集成电路的基本制造工艺步骤双极型集成电路的基本制造工艺步骤 （8 8）第六次光刻）第六次光刻金属化内连线光刻金属化内连线光刻 反刻铝反刻铝形成金属化内连线后的芯片复合图芯片复合图及剖面图剖面图如图。 2021-5-8集成电路设计基础19 4.3 mesfet 4.3 mesfet工艺与工艺与he

9、mthemt工艺工艺 mesfet是是第一代gaas晶体管 类型和工 艺标识，是 gaas 单片集成电路技术的基 础，现在是 gaas vlsi 的主导工艺主导工艺。 hemt工艺是最先进的gaas集成电路工艺。 mesfet和和hemt两者的工作原理和工艺 制造基础基本相同。 2021-5-8集成电路设计基础20 mesfetmesfet工艺工艺 下图将示出gaas mesfet的基本结构。 在半绝缘 (semi-isolating，s.i.)gaas衬底 上的n型gaas 薄层为有源层。这一层 可以采用液相外延液相外延(lpe)(lpe)、汽相外延、汽相外延 (vpe)(vpe)或分子束外

10、延或分子束外延(mbe)(mbe)三种外延方 法沉积形成，也可以通过离子注入离子注入形 成。 2021-5-8集成电路设计基础21 mesfetmesfet工艺工艺 s.i. gaas substrate epitaxial active layer drain source gate gatelength channel metallizationmetallization metallization 2021-5-8集成电路设计基础22 mesfetmesfet工艺工艺 （1）有源层上面两侧的金属层通常是金 锗合金, 通过沉积形成, 与有源层形成 源极和漏极的欧姆接触。这两个接触区 之间的

11、区域定义出有源器件有源器件, 即mesfet 的电流沟道。mesfet通常具有对称的源 漏结构。沟道中间区域上的金属层通常 是金或合金, 与有源层形成栅极的肖特 基接触。 2021-5-8集成电路设计基础23 mesfet mesfet工艺工艺 （2）由于肖特基势垒肖特基势垒的耗尽区延伸进入有源层， 使得沟道的厚度变薄。根据零偏压情况下沟道夹 断的状况，可形成两种类型的两种类型的mesfetmesfet：增强型增强型 和耗尽型和耗尽型。 对于增强增强型型mesfetmesfet，由于内在电势形成的耗 尽区延伸到有源区的下边界， 沟道在零偏压情况 下是断开的。而耗尽型耗尽型mesfetmesfe

12、t的耗尽区只延伸 到有源区的某一深度，沟道为在零偏压情况下是 开启的。 2021-5-8集成电路设计基础24 mesfetmesfet工艺工艺 （3）在栅极加电压在栅极加电压，内部的电势就会被增强或减 弱，从而使沟道的深度和流通的电流得到控制。 作为控制端的栅极对mesfet的性能起着重要的 作用。 由于控制主要作用控制主要作用于栅极下面的区域，所以， 栅长即栅极金属层从源极到漏极方向上的尺寸，栅长即栅极金属层从源极到漏极方向上的尺寸， 是是mesfetmesfet技术的重要参数技术的重要参数。 常规情况下，栅长越短，器件速度越快栅长越短，器件速度越快。栅 长为0.2m的mesfet的截止频率

13、约为50ghz。迄 今为止，栅长已减小到100nm的尺度。 2021-5-8集成电路设计基础25 mesfetmesfet工艺的效果工艺的效果 与hemthemt工艺工艺相比，相对简单和成熟的 mesfetmesfet工艺工艺使得 光通信中高速低功率光通信中高速低功率 vlsi vlsi 的实现成为可能。 2021-5-8集成电路设计基础26 高电子迁移率晶体管（高电子迁移率晶体管（hemthemt） 在n型掺杂的gaas 层中，电子漂移速度电子漂移速度主要受 限于电子与施主的碰撞。要减小碰撞机会应减减 小掺杂浓度小掺杂浓度（最好没有掺杂），但同时希望在 晶体结构中存在大量可高速迁移的电子，这

14、就 是高电子迁移率晶体管（高电子迁移率晶体管（hemthemt）的原创思路。 由于在晶体结构中存在大量可高速迁移电子， hemt早期也被称为二维电子气场效应管二维电子气场效应管 （tegfettegfet）。）。 2021-5-8集成电路设计基础27 hemthemt工艺工艺 hemt也属于fet的一种，它有与 mesfet相似的结构。 hemt与mesfet之间的主要区别在主要区别在 于有源层于有源层。 2021-5-8集成电路设计基础28 简单的简单的hemthemt的层结构的层结构 s.i. gaas substrate drain source gate gatelength chan

15、nel metallizationmetallization metallization undoped gaas two-dimension electron gas n- algaas n+ algaas 2021-5-8集成电路设计基础29 hemt工艺 一种简单的hemt有如上图所示的结构。在 s.i. gaas衬底上，一层薄的没有掺杂的gaas 层被一层薄（50-100nm）n掺杂的algaas层 覆盖，然后在其上面，再形成肖特基栅极、 源极与漏极欧姆接触。由于algaas（1.74 ev） 和gaas（1.43 ev）的禁带不同，在algaas层 的电子将会进入没掺杂的gaas层，

16、并留在 algaas /gaas相结处附近，以致形成二维的二维的 电子气电子气（2deg2deg）。 2021-5-8集成电路设计基础30 hemthemt工艺工艺 根据图结构hemt栅极下algaas层的厚度 与掺杂浓度，其类型可为增强型或耗类型可为增强型或耗 尽型尽型，即自然断开和自然开启。对器件 的测量表明，相对于掺杂的mesfet层， 它有更强的电子移动能力。 2021-5-8集成电路设计基础31 hemthemt的性能和发展的性能和发展 由于hemthemt的优秀性能的优秀性能，这类器件近十年有了 广泛的发展。它在许多方面取得进展，如减小 栅长，优化水平和垂直结构，改善2deg限制结

17、 构及原料系统。 hemt传输的频率频率f ft t随栅长减小而增加随栅长减小而增加，栅长越栅长越 短则短则gaasgaas场效应管速度越快场效应管速度越快，至今先进hemt 工艺的栅长小于0.2m，实验室水平小于0.1m， 但同时要考虑光刻分辨率光刻分辨率以及减小栅长带来的 栅极电阻增大的问题栅极电阻增大的问题。栅长小于0.3m可考虑 采用蘑菇型即蘑菇型即t t型栅极型栅极。 2021-5-8集成电路设计基础32 4.4 cmos4.4 cmos集成电路的基本制造工艺集成电路的基本制造工艺 cmoscmos工艺技术工艺技术是当代vlsi工艺的主流工艺主流工艺 技术技术，它是在pmos与nmo

18、s工艺基础上发展 起来的。其特点特点是将nmos器件与pmos器件 同时制作在同一硅衬底上。 cmoscmos工艺技术工艺技术一般可分为三类三类，即 p阱cmos工艺 n阱cmos工艺 双阱cmos工艺 2021-5-8集成电路设计基础33 p p阱阱cmoscmos工艺工艺 p p阱阱cmoscmos工艺工艺以n型单晶硅为衬 底，在其上制作p阱。nmos管做在p 阱内，pmos管做在n型衬底上。p阱 工艺包括用离子注入或扩散的方法在 n型衬底中掺进浓度足以中和n型衬底 并使其呈p型特性的p型杂质，以保证 p沟道器件的正常特性。 2021-5-8集成电路设计基础34 p p阱阱cmoscmos

19、工艺工艺 p p阱杂质浓度阱杂质浓度的典型值要比n型衬 底中的高510倍才能保证器件性能。 然而p阱的过度掺杂过度掺杂会对n沟道晶体管 产生有害的影响，如提高了背栅偏置 的灵敏度，增加了源极和漏极对p阱 的电容等。 2021-5-8集成电路设计基础35 p p阱阱cmoscmos工艺工艺 电连接时，p阱接最负电位，n衬底接最正电位，通 过反向偏置的pn结实现pmos器件和nmos器件之间的相相 互隔离互隔离。p p阱阱cmoscmos芯片剖面示意图芯片剖面示意图见下图。 2021-5-8集成电路设计基础36 n n阱阱cmoscmos工艺工艺 nn阱阱cmoscmos正好和正好和p p阱阱cm

20、oscmos工艺工艺 相反相反，它是在p型衬底上形成n阱。因 为n沟道器件是在p型衬底上制成的， 这种方法与标准的这种方法与标准的nn沟道沟道 mos(nmos)mos(nmos)的工艺是兼容的。的工艺是兼容的。在这 种情况下，nn阱中和了阱中和了p p型衬底型衬底， p沟 道晶体管会受到过渡掺杂的影响。 2021-5-8集成电路设计基础37 n n阱阱cmoscmos工艺工艺 早期的cmos工艺的n阱工艺和p阱工艺 两者并存发展。但由于nn阱阱cmoscmos中中 nmosnmos管直接在管直接在p p型硅衬底上制作型硅衬底上制作，有利 于发挥nmos器件高速的特点，因此成为 常用工艺常用工

21、艺 。 2021-5-8集成电路设计基础38 n阱cmos芯片剖面示意图 nn阱阱cmoscmos芯片剖面示意图见下图。 2021-5-8集成电路设计基础39 双阱双阱cmoscmos工艺工艺 随着工艺的不断进步，集成电路的 线条尺寸线条尺寸不断缩小，传统的单阱工 艺有时已不满足要求，双阱工艺应 运而生。 2021-5-8集成电路设计基础40 双阱双阱cmoscmos工艺工艺 通常双阱通常双阱cmoscmos工艺采用的原始材料是工艺采用的原始材料是 在在nn+ +或或p p+ +衬底上外延一层轻掺杂的外延衬底上外延一层轻掺杂的外延 层，然后用离子注入的方法同时制作层，然后用离子注入的方法同时制

22、作nn阱阱 和和p p阱。阱。 2021-5-8集成电路设计基础41 双阱双阱cmoscmos工艺工艺 使用双阱工艺不但可以提高器件密度提高器件密度， 还可以有效的控制寄生晶体管的影响， 抑制闩锁现象。 2021-5-8集成电路设计基础42 双阱cmos工艺主要步骤 双阱双阱cmoscmos工艺主要步骤工艺主要步骤如下： （1）衬底准备：衬底氧化，生长si3n4。 （2）光刻p阱，形成阱版，在p阱区腐蚀si3n4， p阱注入。 （3）去光刻胶，p阱扩散并生长sio2。 （4）腐蚀si3n4，n阱注入并扩散。 （5）有源区衬底氧化，生长si3n4，有源区光刻 和腐蚀，形成有源区版。 （6） n管

23、场注入光刻，n管场注入。 2021-5-8集成电路设计基础43 双阱cmos工艺主要步骤 （7）场区氧化，有源区si3n4和sio2腐蚀，栅 氧化，沟道掺杂（阈值电压调节注入）。 （8）多晶硅淀积、掺杂、光刻和腐蚀，形成 多晶硅版。 （9） nmos管光刻和注入硼，形成n+版。 （10） pmos管光刻和注入磷，形成p+版。 （11）硅片表面生长sio2薄膜。 （12）接触孔光刻，接触孔腐蚀。 （13）淀积铝，反刻铝，形成铝连线。 2021-5-8集成电路设计基础44 mosmos工艺的自对准结构工艺的自对准结构 自对准自对准是一种在圆晶片上用单个掩模形成不用单个掩模形成不 同区域的多层结构的

24、技术，它消除了用多片同区域的多层结构的技术，它消除了用多片 掩模所引起的对准误差掩模所引起的对准误差。在电路尺寸缩小时， 这种有力的方法用得越来越多。 有许多应用这种技术的例子，例子之一是在 多晶硅栅mos工艺中，利用多晶硅栅极对栅 氧化层的掩蔽作用，可以实现自对准的源极 和漏极的离子注入，如图所示。 2021-5-8集成电路设计基础45 自对准工艺 示意图 2021-5-8集成电路设计基础46 自对准工艺 上图中可见形成了图形的多晶硅条多晶硅条用作 离子注入工序中的掩模掩模，用自己的“身 体”挡住离子向栅极下结构（氧化层和 半导体）的注入，同时使离子对半导体 的注入正好发生在它的两侧两侧，从

25、而实现 了自对准自对准。 而且原来呈半绝缘的多晶硅本身在大量 注入后变成低电阻率的导电体低电阻率的导电体。 可见多晶硅的应用实现“一箭三雕一箭三雕”之 功效。 2021-5-8集成电路设计基础47 4.5 bicmos4.5 bicmos集成电路的基本制造工艺集成电路的基本制造工艺 bicmosbicmos工艺技术工艺技术是将双极与将双极与cmoscmos器器 件制作在同一芯片上，这样就结合了双件制作在同一芯片上，这样就结合了双 极器件的高跨导、强驱动和极器件的高跨导、强驱动和cmoscmos器件器件 高集成度、低功耗的优点高集成度、低功耗的优点，使它们互相 取长补短、发挥各自优点，从而实现高

26、高 速、高集成度、高性能的超大规模集成速、高集成度、高性能的超大规模集成 电路电路。 2021-5-8集成电路设计基础48 bicmos工艺分类 bicmosbicmos工艺技术工艺技术大致可以分为两类分为两类：分 别是以cmos工艺为基础的bicmos工艺和以 双极工艺为基础的bicmos工艺。 一般来说，以cmos工艺为基础的bicmos工 艺对保证cmos器件的性能比较有利，同样 以双极工艺为基础的bicmos工艺对提高保 证双极器件的性能有利。 2021-5-8集成电路设计基础49 以以p p阱阱cmoscmos工艺为基础工艺为基础的的bicmosbicmos工艺工艺 以p阱cmos工

27、艺为基础是指在标准的 cmos工艺流程中直接构造双极晶体管， 或者通过添加少量的工艺步骤实现所需 的双极晶体管结构。 下图为通过标准p阱cmos工艺实现的 npn晶体管的剖面结构示意图。 2021-5-8集成电路设计基础50 标准p阱cmos工艺实现的npn晶体管的 剖面结构示意图 2021-5-8集成电路设计基础51 标准 p阱cmos 工艺结构特点 这种结构的缺点是： （1）由于npn晶体管的基区在p阱中，所以基 区的厚度太大，使得电流增益变小； （2）集电极的串联电阻很大，影响器件性能； （3）npn管和pmos管共衬底，使得npn管只 能接固定电位，从而限制了npn管的使用。 2021

28、-5-8集成电路设计基础52 以以n n阱阱cmoscmos工艺为基础的工艺为基础的bicmosbicmos工艺工艺 n阱cmos-npn体硅衬底结构剖面图 2021-5-8集成电路设计基础53 n n阱阱cmoscmos工艺为基础的工艺为基础的bicmosbicmos工艺工艺 n阱cmos工艺为基础的bicmos工艺与 以p阱cmos工艺为基础的bicmos工艺相 比，优点包括优点包括： （1）工艺中添加了基区掺杂的工艺步骤， 这样就形成了较薄的基区，提高了npn晶 体管的性能； 2021-5-8集成电路设计基础54 n n阱阱cmoscmos工艺为基础的工艺为基础的bicmosbicmos工艺工艺 （2）制作npn管的n阱将npn管与衬底 自然隔开，这样就使得npn晶体管的 各极均可以根据需要进行电路连接， 增加了npn晶体管应用的灵活性。 2021-5-8集成电路设计基础55 n n阱阱cmoscmos工艺为基础的工艺为基础的bicmosbicmos工艺工艺 它的缺点它的缺点是：npn管的集电极串联电阻还