计算机组成原理（第2版）：练习

1、 09-11. 冯冯*诺依曼计算机中指令和数据均以诺依曼计算机中指令和数据均以 二进制形式存放在存储器中，二进制形式存放在存储器中，CPU区分它区分它 们的依据是们的依据是 ( )。 A指令操作码的译码结果指令操作码的译码结果 B指令和数据的寻址方式指令和数据的寻址方式 C指令周期的不同阶段指令周期的不同阶段 D指令和数据所在的存储单元指令和数据所在的存储单元 C 09-13.浮点数加减运算过程一般包括对阶、尾数运算、浮点数加减运算过程一般包括对阶、尾数运算、 规格化、舍入和判溢出等步骤。设浮点数的阶码和尾规格化、舍入和判溢出等步骤。设浮点数的阶码和尾 数均采用数均采用补码补码表示，且位数分别

2、为表示，且位数分别为5位位和和7位（均含位（均含2 位符号位位符号位）。若有两个数）。若有两个数X=2729/32，Y=255/8， 则用浮点加法计算则用浮点加法计算X+Y的最终结果是的最终结果是(D ) A00111 1100010 B.00111 0100010 C01000 0010001 D.发生溢出发生溢出 01, 000; 00, 1000， 14. 某计算机的某计算机的Cache共有共有 16块，采用块，采用2路组相联映射路组相联映射 方式（即每组方式（即每组2块）。每个块）。每个 主存块大小为主存块大小为32字节，按字节，按 字节编址。主存字节编址。主存129号单元号单元 所在

3、主存块应装入到的所在主存块应装入到的 Cache组号是组号是( ) 。 A0 B1 C4 D6 129/32=4 余余1 C 15. 某计算机主存容量为某计算机主存容量为64KB，其中，其中ROM区区 为为4KB，其余为，其余为RAM区，按字节编址。现要区，按字节编址。现要 用用2K8位的位的ROM芯片和芯片和4K4位的位的RAM芯芯 片来设计该存储器，则需要上述规格的片来设计该存储器，则需要上述规格的ROM 芯片数和芯片数和RAM芯片数分别是（芯片数分别是（ ） 。 A1、15 B2、15 C1、30 D2、30 D 16. 某机器字长某机器字长16位，主存按字节编址，转位，主存按字节编址，

4、转 移指令采用相对寻址，由两个字节组成，移指令采用相对寻址，由两个字节组成， 第一字节为操作码字段，第二字节为相对第一字节为操作码字段，第二字节为相对 位移量字段。假定取指令时，每取一个字位移量字段。假定取指令时，每取一个字 节节PC自动加自动加1。若某转移指令所在主存地。若某转移指令所在主存地 址为址为2000H，相对位移量字段的内容为，相对位移量字段的内容为06H， 则该转移指令成功转移后的目标地址是则该转移指令成功转移后的目标地址是 _。 A2006H B2007H C2008H D2009H C 18. 18. 某计算机的指令流水线由四个功能段组某计算机的指令流水线由四个功能段组 成，

5、指令流经各功能段的时间（忽略各功成，指令流经各功能段的时间（忽略各功 能段之间的缓存时间）分别为能段之间的缓存时间）分别为90 ns90 ns、80 80 nsns、70 ns70 ns、和、和60 ns60 ns，则该计算机的，则该计算机的CPUCPU 时钟周期至少是时钟周期至少是( ) ( ) 。 A A90 ns B90 ns B80 ns 80 ns C C70 ns D70 ns D60 ns 60 ns A 19. 19. 相对于微程序控制器，硬布线控制器的特点相对于微程序控制器，硬布线控制器的特点 是是 。 A A指令执行速度慢，指令功能的修改和扩展容易指令执行速度慢，指令功能的

6、修改和扩展容易 B B指令执行速度慢，指令功能的修改和扩展难指令执行速度慢，指令功能的修改和扩展难 C C指令执行速度快，指令功能的修改和扩展容易指令执行速度快，指令功能的修改和扩展容易 DD指令执行速度快，指令功能的修改和扩展难指令执行速度快，指令功能的修改和扩展难 D 20. 20. 假设某系统总线在一个总线周期中并行假设某系统总线在一个总线周期中并行 传输传输4 4字节信息，一个总线周期占用字节信息，一个总线周期占用2 2个时个时 钟周期，总线时钟频率为钟周期，总线时钟频率为10MHz10MHz，则总线，则总线 带宽是带宽是_。 A A10MB/S B10MB/S B20MB/S 20M

7、B/S C C40MB/S D40MB/S D80MB/S 80MB/S B 21. 假设某计算机的存储系统由假设某计算机的存储系统由Cache和主和主 存组成，某程序执行过程中访存存组成，某程序执行过程中访存1 000次，次， 其中访问其中访问Cache缺失（未命中）缺失（未命中）50次，则次，则 Cache的命中率是的命中率是( ) 。 A5% B9.5% C50% D95% D 22. 22. 下列选项中，能引起外部中断的事件是下列选项中，能引起外部中断的事件是 ( ) ( ) 。 A A键盘输入键盘输入 B B除数为除数为0 0 C C浮点运算下溢浮点运算下溢 DD访存缺页访存缺页 A

8、 43.某计算机的某计算机的CPU主频为主频为500MHz，CPI为为5（即执（即执 行每条指令平均需行每条指令平均需5个时钟周期）。假定某外设的个时钟周期）。假定某外设的 数据传输率为数据传输率为0.5MB/s，采用中断方式与主机进行，采用中断方式与主机进行 数据传送，以数据传送，以32位位为传输单位，对应的中断服务程为传输单位，对应的中断服务程 序包含序包含18条指令，中断服务的其他开销相当于条指令，中断服务的其他开销相当于2条条 指令的执行时间。请回答下列问题，要求给出计算指令的执行时间。请回答下列问题，要求给出计算 过程。过程。 1） 在中断方式下，在中断方式下，CPU用于该外设用于该

9、外设I/O的时间占整的时间占整 个个CPU时间的百分比是多少？时间的百分比是多少？ 2） 当该外设的数据传输率达到当该外设的数据传输率达到5MB/s时，改用时，改用 DMA方式传送数据。假定每次方式传送数据。假定每次DMA传送块大小为传送块大小为 5000B，且，且DMA预处理预处理和和后处理后处理的的总开销总开销为为500个个 时钟周期，则时钟周期，则CPU用于该外设用于该外设I/O的时间占整个的时间占整个 CPU时间的百分比是多少？（假设时间的百分比是多少？（假设DMA与与CPU之之 间没有访存冲突）间没有访存冲突） (1) 按题意，外设每秒传送按题意，外设每秒传送0.5MB，中断时每次传

10、，中断时每次传 送送4B。中断方式下，。中断方式下，CPU每次用于数据传送的时钟每次用于数据传送的时钟 周期为：周期为：5*18+5*2=100. 为达到外设为达到外设0.5MB/s的数据传输率，外设每秒申请的数据传输率，外设每秒申请 的中断的中断次数次数为：为：0.5MB/4B=125 000。 1秒钟内秒钟内用于中断的用于中断的开销开销：100*125 000=12 500 000=12.5M个时钟周期。个时钟周期。 CPU用于外设用于外设I/O的时间占整个的时间占整个CPU时间的百分比：时间的百分比： 12.5M/500M=2.5%。 (2) 当外设数据传输率提高到当外设数据传输率提高到

11、5MB/s时改用时改用DMA方方 式传送，每次式传送，每次DMA传送传送5 000B，1秒钟内需产生的秒钟内需产生的 DMA次数：次数：5 MB/5 000 B=1 000. CPU 用于用于DMA处理的总开销：处理的总开销：1 000*500=500 000=0.5M个时钟周期。个时钟周期。 CPU 用于外设用于外设I/O的时间占整个的时间占整个CPU时间的百分比：时间的百分比： 0.5M/500M=0.1%。 10-1510-15、假定用若干个、假定用若干个2k2k* *4 4位芯片组成一个位芯片组成一个8K8K* *8 8位存位存 储器，则地址储器，则地址0B1FH0B1FH所在芯片的最

12、小地址是（所在芯片的最小地址是（ ） A A：0000H B0000H B：0600H0600H C C：0400H0400H D D：0800H0800H 1616、下列有关、下列有关RAMRAM和和ROMROM的叙述中，正确的是（的叙述中，正确的是（ ） I I、 RAMRAM是易失性存储器，是易失性存储器，ROMROM是非易失性存储器是非易失性存储器 II II、 RAMRAM和和ROMROM都是采用随机存取的方式进行信息访都是采用随机存取的方式进行信息访 问问 IIIIII、RAMRAM和和ROMROM都可用作都可用作CacheCache IVIV、RAMRAM和和ROMROM都需要进

13、行刷新都需要进行刷新 A A：仅：仅I I和和II BII B：仅：仅II II和和III CIII C：仅：仅I,III,II，III DIII D：仅：仅II II， IIIIII，IVIV D A 17、下列命令组合情况中，一次访存过程中，不可能、下列命令组合情况中，一次访存过程中，不可能 发生的是（发生的是（ ） A：TLB未命中，未命中，Cache未命中，未命中，Page未命中未命中 B：TLB未命中，未命中，Cache命中，命中，Page命中命中 C：TLB命中，命中，Cache未命中，未命中，Page命中命中 D：TLB命中，命中，Cache命中，命中，Page未命中未命中 18

14、、下列存储器中，汇编语言程序员可见的是、下列存储器中，汇编语言程序员可见的是 （ ） A：存储器地址寄存器（：存储器地址寄存器（MAR） B：程序计数器（：程序计数器（PC） C：存储器数据寄存器（：存储器数据寄存器（MDR） D：指令寄存器（：指令寄存器（IR） D B 1919、下列不会引起指令流水阻塞的是（、下列不会引起指令流水阻塞的是（ ） A A：数据旁路：数据旁路 B B：数据相关：数据相关 C C：条件转移：条件转移 DD：资源冲突：资源冲突 2020、下列选项中的英文缩写均为总线标准的、下列选项中的英文缩写均为总线标准的 是（是（ ） A A：PCIPCI、CRTCRT、USB

15、USB、EISA EISA B B：ISAISA、CPICPI、VESAVESA、EISAEISA C C：ISAISA、SCSISCSI、RAMRAM、MIPS MIPS DD：ISAISA、EISAEISA、PCIPCI、PCI-Express PCI-Express A D 2121、单级中断系统中，中断服务程序执行顺、单级中断系统中，中断服务程序执行顺 序是（序是（ ） I I、保护现场、保护现场 II II、开中断、开中断 IIIIII、关中断、关中断 IVIV、保存断点、保存断点 V V、中断事件处理、中断事件处理 VIVI、恢复现场、恢复现场 VIIVII、中断返回、中断返回 A

16、 A：I I、V V、VIVI、II II、VIIVII B B：IIIIII、I I、V V、VIIVII C C：IIIIII、IVIV、V V、VIVI、VIIVII DD：IVIV、I I、V V、VIVI、VIIVII A 。中断的响应过程为：。中断的响应过程为： 1. 关中断；关中断；2. 保存断点；保存断点； 3. 识别中断源；识别中断源；4. 保存保存 现场；现场；5. 中断事件处理；中断事件处理； （开中断、执行中断服（开中断、执行中断服 务程序、关中断）务程序、关中断）6. 恢恢 复现场；复现场；7. 开中断；开中断；8. 中断返回中断返回 2222、假定一台计算机的显示存

17、储器用、假定一台计算机的显示存储器用 DRAMDRAM芯片实现，若要求显示分辨率为芯片实现，若要求显示分辨率为 16001600* *12001200，颜色深度为，颜色深度为2424位，帧频为位，帧频为 85Hz85Hz，显示总带宽的，显示总带宽的50% 50% 用来刷新屏幕，用来刷新屏幕， 则需要的显存总带宽至少约为（则需要的显存总带宽至少约为（ ） A A：245 Mbps245 Mbps B B：979 Mbps979 Mbps C C：1958 Mbps1958 Mbps DD：7834Mbps7834Mbps D 44.（12分）某计算机的主存地址空间为分）某计算机的主存地址空间为

18、256MB，按字节编址，指令，按字节编址，指令Cache有有8个个 Cache行，每个行，每个Cache行的大小为行的大小为64B，数，数 据据Cache采用直接映射方式，现有两个功采用直接映射方式，现有两个功 能相同的程序能相同的程序A和和B,其伪代码如下所示：其伪代码如下所示： 假定假定int 类型数据用类型数据用32位补码表示，程序编位补码表示，程序编 译时译时i,j, sum 均分配在寄存器中，数据均分配在寄存器中，数据a按按 行优先行优先方式存放，其地址为方式存放，其地址为320（十进制（十进制 数），请回答下列问题，要求说明理由或数），请回答下列问题，要求说明理由或 给出计算过程。

19、给出计算过程。 （1）、若不考虑用于）、若不考虑用于cache一致性维护和一致性维护和 替换算法的控制位，则数据替换算法的控制位，则数据Cache的总容的总容 量是多少？量是多少？ （2）、要组元素）、要组元素a031和和a11各自所各自所 在的主存块对应的在的主存块对应的Cache行号分别是多少行号分别是多少 （Cache行号从行号从0开始）？开始）？ （3）、程序）、程序A和和B的数据访问命中率各是的数据访问命中率各是 多少？哪个程序的执行时间更短？多少？哪个程序的执行时间更短？ Cache的总容量的总容量 （1+19+64*8）*8 a031的主存地址的主存地址 320+4*31=444

20、 444/64=6 余余60 a11的主存地址的主存地址 320+4*257=1348 1348/64=21余余4 21/8=2 余余5 a00在主存中的地址在主存中的地址 320 320/64=第第 5 页页 每个字块的每个字块的16个个int型元型元 素中，除访问的第一个素中，除访问的第一个 不会命中，接下来的不会命中，接下来的15 个都会命中。个都会命中。 1516 不同行的同一列数组使不同行的同一列数组使 用的是同一个用的是同一个Cache单单 元，每次都不会命中，元，每次都不会命中， 故命中率是故命中率是0 程序程序A的执行比程序的执行比程序B快快 得多得多 D 11- A B D

21、A c D c C D C 11- 2012 D A C C C D D C B B B 1 1电子计算机问世至今，新型机器不断推陈出新，不管怎电子计算机问世至今，新型机器不断推陈出新，不管怎 么更新，依然具有么更新，依然具有“存储程序存储程序”的特点，最早提出这种概的特点，最早提出这种概 念的是念的是 。【上海交通大学上海交通大学19991999年年* *】 A A巴贝奇巴贝奇 B B冯冯* *诺依曼诺依曼 C C帕斯卡帕斯卡 D D贝尔贝尔 2 2对有关数据加以分类、统计、分析，这属于计算机在对有关数据加以分类、统计、分析，这属于计算机在 _方面的应用。方面的应用。 A A数值计算数值计算

22、 B B辅助设计辅助设计 C C数据处理数据处理 DD实时控制实时控制 3 3冯冯诺依曼型计算机的最根本特征是诺依曼型计算机的最根本特征是 。【中科院计中科院计 算所算所20012001年年】 A A以运算器为中心以运算器为中心 B B采用存储程序原理采用存储程序原理 C C存储器按地址访问存储器按地址访问 DD数据以二进制编码，数据以二进制编码， 并采用二进制运算并采用二进制运算 B C B 4 4冯冯诺依曼型计算机的基本工作方式是诺依曼型计算机的基本工作方式是 。【中科院计中科院计 算所算所19981998年年】 A. A.控制流驱动方式控制流驱动方式 B.B.多指令流多数据流方式多指令流

23、多数据流方式 C.C.微程序控制方式微程序控制方式 D.D.数据流驱动方式数据流驱动方式 5 5计算机系统采用层次化结构组成系统，从最上层的最终用计算机系统采用层次化结构组成系统，从最上层的最终用 户到最底层的计算机硬件，其层次化构成为户到最底层的计算机硬件，其层次化构成为 。 A A高级语言机器高级语言机器操作系统机器操作系统机器汇编语言机器汇编语言机器机器语言机器语言 机器机器微指令系统微指令系统 B B高级语言机器高级语言机器汇编语言机器汇编语言机器机器语言机器机器语言机器操作系统操作系统 机器机器微指令系统微指令系统 C C高级语言机器高级语言机器汇编语言机器汇编语言机器操作系统机器操

24、作系统机器机器语言机器语言 机器机器微指令系统微指令系统 DD高级语言机器高级语言机器汇编语言机器汇编语言机器操作系统机器操作系统机器微指令系微指令系 统统机器语言机器机器语言机器 A C 6 6计算机系统是由计算机系统是由 组成的。组成的。【武汉大学武汉大学20072007 年年】 A ACPUCPU和存储器和存储器 B BCPUCPU和接口和接口 C C运算器和控制器运算器和控制器 DD硬件系统和软件系统硬件系统和软件系统 7 7下列描述中下列描述中_是正确的。是正确的。【南京理工大学南京理工大学 20012001年年* *】 A A控制器能理解、解释并执行所有的指令及存储控制器能理解、解

25、释并执行所有的指令及存储 结果；结果； B B一台计算机包括输入、输出、控制、存储及算一台计算机包括输入、输出、控制、存储及算 逻运算五个单元；逻运算五个单元； C C所有的数据运算都在所有的数据运算都在CPUCPU的控制器中完成；的控制器中完成； DD以上答案都正确。以上答案都正确。 D B 9 9以下说法错误的是以下说法错误的是 。【华南理工大华南理工大 学学20002000年年* *】 A A硬盘是外围设备硬盘是外围设备 B B软件的功能与硬件的功能在逻辑上是软件的功能与硬件的功能在逻辑上是 等效的等效的 C C硬件实现的功能一般比软件实现具有硬件实现的功能一般比软件实现具有 更高的执行

26、速度更高的执行速度 DD软件的功能不能用硬件取代软件的功能不能用硬件取代 D 1010在在CPUCPU的组成中不包含的组成中不包含 。【上海大学上海大学 20012001年年* *】 A A运算器运算器 B B存储器存储器 C C控制器控制器 DD寄存器寄存器 1111CPUCPU不包括不包括_。【北京理工大学北京理工大学20002000 年年* *】 A A地址寄存器地址寄存器 B B指令寄存器指令寄存器IR IR C C地址译码器地址译码器 DD通用寄存器通用寄存器 1212CPUCPU中的译码器主要用于中的译码器主要用于_ _ 。 A A地址译码地址译码 B B指令译码指令译码 C C选

27、择多路数据至选择多路数据至ALU DALU D数据译码数据译码 B C B 1313在运算器中不包含在运算器中不包含_。【上海大学上海大学20012001 年年* *】 A A状态寄存器状态寄存器 B B数据总线数据总线 C CALU DALU D地址寄存器地址寄存器 1414CPUCPU中的程序计数器（中的程序计数器（PCPC）中存放的是）中存放的是 。 【北京理工大学北京理工大学20022002年年】 A A指令指令 B B指令地址指令地址 C C操作数操作数 DD操作数地址操作数地址 1515CPUCPU中决定指令执行顺序的是中决定指令执行顺序的是 。【北京航北京航 空航天大学空航天大学

28、20022002年年】 A A标志寄存器标志寄存器 B B指令寄存器指令寄存器 C C程序计数器程序计数器 DD数据缓冲器数据缓冲器 D B C 1616指令寄存器寄存的是指令寄存器寄存的是 。【国防科技国防科技 大学大学20012001年年】 A A下一条要执行的指令下一条要执行的指令 B B已执行完了的指令已执行完了的指令 C C正在执行的指令正在执行的指令 DD要转移的指令要转移的指令 1717在计算机系统中，表征系统运行状态的部在计算机系统中，表征系统运行状态的部 件是件是 。【中科院计算机中科院计算机19991999年年】 A A程序计数器程序计数器 B B累加寄存器累加寄存器 C

29、C中断寄存器中断寄存器 DD程序状态字程序状态字 C D 1818在在CPUCPU的寄存器中，的寄存器中，_对用户是完对用户是完 全透明的。全透明的。【统考试题统考试题20102010年年* *】 A程序计数器程序计数器 B指令寄存器指令寄存器 C状态寄存器状态寄存器 D通用寄存器通用寄存器 19指令寄存器的位数取决于指令寄存器的位数取决于_。 【华中师范大学华中师范大学1997年年*】 A存储器的容量存储器的容量 B指令字长指令字长 C机器字长机器字长 D存储字长存储字长 B B 2020下列下列 属于应用软件。属于应用软件。 A A操作系统操作系统 B B编译程序编译程序 C C连接程序连

30、接程序 DD文本处理文本处理 2121下列下列 不属于系统程序。不属于系统程序。 A A数据库系统数据库系统 B B操作系统操作系统 C C编译程序编译程序 DD编辑程序编辑程序 2222下列说法中下列说法中 不正确。不正确。 A A高级语言的命令用英文单词来表示高级语言的命令用英文单词来表示 B B高级语言的语法很接近人类语言高级语言的语法很接近人类语言 C C高级语言的执行速度比低级语言快高级语言的执行速度比低级语言快 DD同一高级语言可在不同形式的计算机上执行同一高级语言可在不同形式的计算机上执行 D A C 23将高级语言程序翻译成机器语言程序需借将高级语言程序翻译成机器语言程序需借

31、助于助于 。【东北大学东北大学2000年年*】 A连接程序连接程序 B编辑程序编辑程序 C编译程序编译程序 D汇编程序汇编程序 24将汇编语言翻译成机器语言需借助将汇编语言翻译成机器语言需借助 。 A编译程序编译程序 B编辑程序编辑程序 C汇编程序汇编程序 D连接程序连接程序 C C 2525在下面描述的汇编语言基本概念中，不正确的在下面描述的汇编语言基本概念中，不正确的 表述是表述是_ _ _。【北京邮电大学北京邮电大学20022002年年】 A. A. 对程序员的训练要求来说，需要硬件知识。对程序员的训练要求来说，需要硬件知识。 B. B. 汇编语言对机器的依赖性高。汇编语言对机器的依赖性

32、高。 C. C. 用汇编语言编写程序的难度比高级语言小。用汇编语言编写程序的难度比高级语言小。 D. D. 汇编语言编写的程序执行速度比高级语言慢。汇编语言编写的程序执行速度比高级语言慢。 2626计算机的字长取决于计算机的字长取决于 。【华中科技大学华中科技大学 20052005年年】 A A控制器的种类控制器的种类 B B运算器一次运算二进制数的位数运算器一次运算二进制数的位数 C C存储器的大小存储器的大小 DD主机与外设一次交换信息的长度主机与外设一次交换信息的长度 C，D B 2727从用户观点看，评价计算机系统性能的综合参从用户观点看，评价计算机系统性能的综合参 数是数是 。【中科

33、院计算所中科院计算所19981998年年】 A A指令系统指令系统 B B吞吐率吞吐率 C C主存容量主存容量 DD主频率主频率 2828计算机操作的最小单位时间是计算机操作的最小单位时间是_。【华中华中 师范大学师范大学19971997年年* *】 A A时钟周期时钟周期 B B指令周期指令周期 C CCPUCPU周期周期 DD中断周期中断周期 2929CPUCPU的的CPICPI与下列哪个因素无关？与下列哪个因素无关？ 。 【华中科技大学华中科技大学20002000年年】 A A时钟频率时钟频率 B B系统结构系统结构 C C指令集指令集 DD计算机组织计算机组织 B A A 3设主存储器

34、容量为设主存储器容量为64K32 位，并且指位，并且指 令字长、存储字长、机器字长三者相等。令字长、存储字长、机器字长三者相等。 写写 出下图中各寄存器的位数，并指出哪些出下图中各寄存器的位数，并指出哪些 寄存器之间有信息通路。寄存器之间有信息通路。 ACC：32 位，位， MQ：32 位，位，X：32 位位 IR：32 位，位， MDR：32 位位 PC：16位，位，MAR： 16位位 （MQMultiplier-Quotient Register， 乘商寄存器乘商寄存器 ） 参参 考考 答答 案案 寄存器之间的信息通路有： PCMAR Ad(IR)MAR MDRIR 取数MDRACC，存数

35、ACCMDR MDRX 4 4设有主频为设有主频为16MHZ16MHZ的的CPUCPU，平均每条，平均每条 指令的执行时间为指令的执行时间为2 2个机器周期，每个机器个机器周期，每个机器 周期由周期由2 2个时钟脉冲组成。个时钟脉冲组成。 【中南大学中南大学 20002000年年】 （1 1） 求机器工作速度（求机器工作速度（MIPSMIPS）；）； （2 2） 假如每个机器周期中有一个是访存假如每个机器周期中有一个是访存 周期，需插入周期，需插入2 2个时钟周期的等待时间，求个时钟周期的等待时间，求 机器工作速度（机器工作速度（MIPSMIPS）。）。 4解答：解答： MIPS 即即Mill

36、ion Instructions Per Second （每秒执行百万条指令数）；（每秒执行百万条指令数）；CPI 即执行即执行 一条指令所需的时钟周期（时钟频率一条指令所需的时钟周期（时钟频率f 的倒的倒 数）数。数）数。 已知处理机时钟频率为已知处理机时钟频率为16MHz，即每秒，即每秒 包含包含16M 个时钟周期；又本机平均每条指个时钟周期；又本机平均每条指 令包含令包含4（22）个时钟周期（脉冲），故）个时钟周期（脉冲），故 MIPS=16CPI=164=4； 若每个机器周期中有一个是访存周期，若每个机器周期中有一个是访存周期， 则则CPI=4+2=6，故，故 MIPS=16CPI=1

37、66= 8/3 5某台计算机只有某台计算机只有Load/Store指令能对存指令能对存 储器进行读储器进行读/写操作，其他指令只对寄存器进写操作，其他指令只对寄存器进 行操作。根据程序跟踪试验结果，已知每条行操作。根据程序跟踪试验结果，已知每条 指令所占的比例及指令所占的比例及CPI数，见下表。数，见下表。 指令类型指令类型 指令所占比例指令所占比例 CPI 算逻指令算逻指令 43% 1 Load指令指令 21% 2 Store指令指令 12% 2 转移指令转移指令 24% 2 求上述情况的平均求上述情况的平均CPI 假设程序由假设程序由MM条指令组成。算逻运算中条指令组成。算逻运算中 25%

38、25%的指令的两个操作数中的一个已在寄的指令的两个操作数中的一个已在寄 存器中，另一个必须在算逻指令执行前用存器中，另一个必须在算逻指令执行前用 LoadLoad指令从存储器中取到寄存器中。因此指令从存储器中取到寄存器中。因此 有人建议增加另一种算逻指令，其特点是有人建议增加另一种算逻指令，其特点是 一个操作数取自寄存器，另一个操作数取一个操作数取自寄存器，另一个操作数取 自存储器，即寄存器自存储器，即寄存器存储器类型，假存储器类型，假 设这种指令的设这种指令的CPICPI等于等于2 2。同时，转移指令。同时，转移指令 的的CPICPI变为变为3 3。求新指令系统的平均。求新指令系统的平均CP

39、ICPI。 【清华大学清华大学19991999年年】 本处理机共包含本处理机共包含4 种指令，种指令， 那么那么CPI 就是这就是这4 种指令种指令 的数学期望。即为：的数学期望。即为： CPI=143%+221%+212%+224%=1.57； 增加另一种算逻指令后，每种指令所占的比例及增加另一种算逻指令后，每种指令所占的比例及CPI 数：数： 指令类型指令类型 指令所占比例指令所占比例 CPI 算逻指令算逻指令 43%75% 1 算逻指令（新）算逻指令（新） 43%25% 2 Load 指令指令 21% 2 Store指令指令 12% 2 转移指令转移指令 24% 3 故故 CPI=143

40、%75%+243%25%+221%+2 12%+324%1.92 北理北理-通常主存储器由通常主存储器由RAM和和ROM组成，试用组成，试用4K*8 ROM和和8K*8 RAM两种芯片设计一个两种芯片设计一个 8位微机系统的位微机系统的 主存储器，要求：系统程序区主存储器，要求：系统程序区 8 K，从，从0000H地址开地址开 始；用户程序区始；用户程序区40K，从，从4000H地址开始。请指出每地址开始。请指出每 种芯片各需要多少块？写出各芯片的地址分配，画种芯片各需要多少块？写出各芯片的地址分配，画 出该存储器的逻辑框图（注意地址线、数据线和控出该存储器的逻辑框图（注意地址线、数据线和控

41、制线的连接）。制线的连接）。 提示：首先根据芯片的管脚图确定出每个芯片的类型提示：首先根据芯片的管脚图确定出每个芯片的类型 （RAM或或ROM）和芯片的容量。）和芯片的容量。 注：注： A地址线；地址线； Oi 或或Di数据线；数据线； CE 片选线；片选线； OE 输出允许线或读允许线：输出允许线或读允许线：WE写允许写允许 线；线； NC未用。未用。 北邮北邮- 某计算机系统中，某计算机系统中，CPU可输出可输出20条地条地 址线（址线（A19A0），），8条数据线（条数据线（D7D0） 和和 1条控制线（条控制线（WE），主存储器按字节编），主存储器按字节编 址，由址，由 8KB ROM

42、和和32KB RAM构成，拟构成，拟 采用采用 8K X 4（位）的（位）的 ROM芯片芯片 2片，片，32K X 2（位）的（位）的 RAM芯片芯片 4片。片。 要求要求ROM的的 地址范围为地址范围为18000H19FFFH，RAM的地的地 址范围为址范围为98000H9FFFFH，画出，画出CPU与与 主存储器的连接图。主存储器的连接图。 解： 地址分配： A19 A18 A17 A16 A15 A14 A13 A12 A11。 A0 8KB ROM：0 0 0 1 1 0 0 0000000000000 0 0 0 1 1 0 0 1111111111111 32KB RAM：1 0

43、0 1 1 0 0 0000000000000 1 0 0 1 1 1 1 1111111111111 设设CPUCPU有有1616根地址线，根地址线，8 8根数据线，并用根数据线，并用 MREQMREQ作访存控制信号，作访存控制信号，R/WR/W作读写命令作读写命令 信号，画出信号，画出CPUCPU与存储芯片的连接图。要与存储芯片的连接图。要 求：求： 1. 1. 存储芯片地址空间分配如下：最大存储芯片地址空间分配如下：最大8K8K 地址是系统程序区，最小地址是系统程序区，最小8K8K地址是系统程地址是系统程 序工作区，序工作区，2000H-7FFFH2000H-7FFFH为用户程序区为用户

44、程序区 2. 2. 自选各类存储芯片及有关逻辑电路自选各类存储芯片及有关逻辑电路 3. 3. 写出所选存储芯片的地址范围及种类写出所选存储芯片的地址范围及种类 4. 4. 详细画出存储芯片的片选逻辑详细画出存储芯片的片选逻辑 一全相联的一全相联的cache有有16块，每块块，每块8个字，主存容量个字，主存容量 为为216个字，个字，cache开始为空。开始为空。cache存取时间为存取时间为 40ns；主存与主存与cache间间传送传送8个字需个字需1us。 （1）、计算）、计算 cache地址中标记域和块内地址域的大地址中标记域和块内地址域的大 小。小。 （2）、一程序首先访问主存单元）、一

45、程序首先访问主存单元20，21，45， 然后重复访问主存单元然后重复访问主存单元 28、29、45 四次。四次。 （假设没有命中（假设没有命中 cache时，将主存对应块一次全时，将主存对应块一次全 部读入填入部读入填入cache槽中）计算槽中）计算cache的命中率。的命中率。 （4分）分） （3）、计算上述程序总的存取时间。（）、计算上述程序总的存取时间。（2分）分） （1） cache地址中标记域为地址中标记域为13位，块内位，块内 地址域为地址域为3位。位。 （2） 程序访存次数为：程序访存次数为： (45-19)+(45-27)*4 = 198 , 访问不命中的次数为：访问不命中的次

46、数为：4 (20, 24,32,40) cache的命中率为：的命中率为： （198-4）/198 = 98% （3）、计算上述程序总的存取时间。）、计算上述程序总的存取时间。 总的存取时间为：总的存取时间为： 40nS*198 + 4*1uS = 11920nS 北航北航-2-2某处理器包含一片内某处理器包含一片内CacheCache，容量为，容量为8K8K字字 节，且采用节，且采用4 4路组相联结构，块的大小为路组相联结构，块的大小为4 4个个3232位位 字。当字。当CacheCache未命中时，处理器以分组方式从主未命中时，处理器以分组方式从主 存读取存读取1616个字节到个字节到 C

47、acheCache，假定主存容量为，假定主存容量为 16M16M。请说明：。请说明： （1 1）CaCheCaChe共分多少组？共分多少组？ （2 2）主存的地址格式，并说明）主存的地址格式，并说明CacheCache如何解释如何解释 主存地址格式中的不同字段；主存地址格式中的不同字段； （3 3）CacheCache块标记至少应该有多少位？块标记至少应该有多少位？ （1） 27 （2） （3） 13位 4713 块内地址组内地址 组号 四设存储器容量为四设存储器容量为128M字，字， 字长字长64位，模块数位，模块数M=8，分别用顺序，分别用顺序 方式和交叉方式进行组织。存储周期方式和交叉方

48、式进行组织。存储周期 T=200ns，数据总线宽度为，数据总线宽度为64位，总位，总 线传送周期线传送周期=50ns。问顺序存储器和。问顺序存储器和 交 叉 存 储 器 带 宽 各 是 多 少 ？交 叉 存 储 器 带 宽 各 是 多 少 ？ 四解：顺序存储器和交叉存储器连续读出四解：顺序存储器和交叉存储器连续读出 m=8个字的信息总量都是：个字的信息总量都是： q=64位位8=512位位 顺序存储器和交叉存储器连续读出顺序存储器和交叉存储器连续读出8 个字所需的时间分别是：个字所需的时间分别是： t2=mT=8200ns=1600ns=1.610-7(s) t1=T+(m-1) =200+7

49、50ns=550ns=5.510-7(s) 顺序存储器和交叉存储器的带宽分别顺序存储器和交叉存储器的带宽分别 是：是： W2=q/t2=512(1.610-7)=32107(位位 /s) W1=q/t1=512(5.510-7)=93.1107(位位/s) 2.2.多体交叉存取多体交叉存取 主存分成若干独主存分成若干独 立存储体。立存储体。 CPUCPU交叉访问多个体，交叉访问多个体， 缩短平均访存时间。缩短平均访存时间。 M0M0M1M1M2M2M3M3 0 01 12 23 3 4 45 56 67 7 存储器控制部件存储器控制部件 CPUCPU CPUCPU每隔每隔存取周期存取周期 从主

50、存读从主存读/ /写一个数据。写一个数据。 第一个 存储体 完成 第四个 存储体 完成 t=T+(m-1) 某某16位机器所使用的指令格式和寻址方式如下所示，该机有位机器所使用的指令格式和寻址方式如下所示，该机有 两个两个20位基址寄存器，四个位基址寄存器，四个16位变址寄存器，十六个位变址寄存器，十六个16位位 通用寄存器，指令汇编格式中的通用寄存器，指令汇编格式中的S(源源)， D(目标目标)都是通用都是通用 寄存器，寄存器，m是主存的一个单元，三种指令的操作码分别是是主存的一个单元，三种指令的操作码分别是 MOV(OP) =（0A）H ,STA(OP)=(1B)H, LDA(OP)=(3

51、C)H, MOV是传送指令，是传送指令，STA为写数指令，为写数指令， LDA为读数指令。为读数指令。 15 10 9 8 7 4 3 0 OP 目标目标 源源 MOV S,D 15 10 9 8 7 4 3 0 OP 基址基址 源源 变址变址 STA S,M 位位 移移 量量 15 10 9 8 7 4 3 0 OP 目标目标 LDA S,M 20位地址位地址 要求（要求（1）分析三种指令的指令格式和寻址方式特）分析三种指令的指令格式和寻址方式特 点点 （2）处理机完成哪一种操作所花时间最短？那一）处理机完成哪一种操作所花时间最短？那一 种最长？第二种指令的执行时间有时会等于第三种最长？第二

52、种指令的执行时间有时会等于第三 种指令的执行时间吗？种指令的执行时间吗？ （3）下列情况下每个十六进制指令字分别代表什）下列情况下每个十六进制指令字分别代表什 么操作？其中有编码不正确时，如何改正才能成么操作？其中有编码不正确时，如何改正才能成 为合法指令？为合法指令？ (F0F1)H (3CD2)H (2856)H (6FD6)H (1C2)H 六解六解 ：（：（1)第一种指令是单字长二地址指令，第一种指令是单字长二地址指令， RR型；第二种指令是双字长二地址指令型；第二种指令是双字长二地址指令RS型，型， 其中其中S采用基址寻址或变址寻址，采用基址寻址或变址寻址，R由源寄存器决由源寄存器决

53、 定；第三种也是双字二地址指令，定；第三种也是双字二地址指令，RS型，其中型，其中R 由目标寄存器决定，由目标寄存器决定，S由由20位地址（直接寻址）位地址（直接寻址） 决定。决定。 （2）处理器完成第一种指令所花的时间最短，）处理器完成第一种指令所花的时间最短， 因为是因为是RR型指令，不需要访问存储器。第二种指型指令，不需要访问存储器。第二种指 令所花的时间最长，因为是令所花的时间最长，因为是RS型指令，需要访问型指令，需要访问 存储器，同时要进行寻址方式的变换运算（基址存储器，同时要进行寻址方式的变换运算（基址 或变址），这也要时间。第二种指令的执行时间或变址），这也要时间。第二种指令的

54、执行时间 不会等于第三种指令，因为第三种指令虽也访问不会等于第三种指令，因为第三种指令虽也访问 存储器，但节省了求存储器，但节省了求有效地址运算有效地址运算的时间开销。的时间开销。 （3）根据已知条件：）根据已知条件：MOV(OP) = 001010 STA(OP) = 011011 LDA(OP) = 111100， 将指将指 令的十六进制格式转换成二进制代码且比较后可令的十六进制格式转换成二进制代码且比较后可 知：知： （F0F1）H(3CD2)H 指令代表指令代表LDA指令，编指令，编 码正确，其含义是把主存码正确，其含义是把主存 （13CD2）H地址单元的内容取至地址单元的内容取至15

55、号寄存器。号寄存器。 （2856）H代表代表MOV指令，编码正确，含义是指令，编码正确，含义是 把把6号源寄存器的内容传送至号源寄存器的内容传送至5号目标寄存器。号目标寄存器。 (6FD6)H是单字长指令，一定是是单字长指令，一定是MOV指令，但指令，但 编码错误，可改正为编码错误，可改正为(28D6)H （1C2）H是编码错误，可改正为（是编码错误，可改正为（28C2）H, 代表代表MOV指令。指令。 X补=0.100010 y补=0.110 -y补=1.010 （7/32）10=(0.00111)2=1.01 2-3 指数指数e=-3 于是于是x =(-1)s(1.m) 2e e=E-12

56、7 符号位符号位S=0 阶码阶码E=-3+127=124=（01111100）2 尾数尾数M=110000000000000000000 最后得到最后得到32位漂浮点数的二进制存储格式为：位漂浮点数的二进制存储格式为： 0 01111100 110000000000000000000 综合应用题 2.用用1K*8位的位的DRAM芯片和芯片和1K*4位的位的ROM芯片构成芯片构成4K*8 位位的存储器，要求低的存储器，要求低1K地址是地址是只读只读，其余可，其余可读写读写 3.某机采用微程序控制方式某机采用微程序控制方式，微指令字长，微指令字长24位，采用水平位，采用水平 型编码控制的微指令格式

57、，采用地址指定方式，共有微型编码控制的微指令格式，采用地址指定方式，共有微 命令命令30个，构成个，构成4个互斥组，各包含个互斥组，各包含5个，个，8个个，14个和个和 3个个微命令微命令，外部条件共，外部条件共3个，个，控制字段控制字段和和测试字段测试字段都用都用 编码表示法编码表示法。问：。问：CM容量，微指令各部分位数。容量，微指令各部分位数。 57 2 2直接控制编码（不译码法，直接表示法）直接控制编码（不译码法，直接表示法） 例例. . 某微指令某微指令 微命令按位给出。微命令按位给出。 不需译码，产生微命令的速度快；不需译码，产生微命令的速度快； 信息的表示效率低。信息的表示效率低

58、。 C C0 0 R W R W 1 1 11 1 1 C C0=0= 0 0 进位初值为进位初值为0 0 1 1 进位初值为进位初值为1 1 R R= = 0 0 不读不读 1 1 读读 概念：概念： 1.相斥性微命令相斥性微命令 2.相溶性微命令相溶性微命令 把把相斥性相斥性微命令组合在微命令组合在同一同一字段中，而把相溶性微命令组字段中，而把相溶性微命令组 合在不同字段，每个字段合在不同字段，每个字段独立独立编码，每种编码代表一个微编码，每种编码代表一个微 命令，各字段编码单独定义，与其它字段无关。命令，各字段编码单独定义，与其它字段无关。 2 2分段直接编译法（编码表示法）分段直接编译

59、法（编码表示法） 操作唯一；操作唯一； 加法器加法器A A输入端的控制命令放输入端的控制命令放 AIAI字段，字段，B B输入端的控制命令输入端的控制命令 放放BIBI字段。字段。 加法器加法器 A B R、C D、E R、C D、F 000 000 不发命令不发命令 010 C A010 C A 100 E A100 E A 001 R A001 R A 011 D A011 D A C D AI BIAI BI 3 3 010 C A010 C A 000 000 不发命令不发命令 010 C B010 C B 100 F B100 F B 001 R B001 R B 011 D B01

60、1 D B011 D B011 D B AIAI： BIBI： 一条一条微指令微指令能同时能同时 提供若干提供若干微命令微命令，便于组织各种操作。，便于组织各种操作。 编码较简单；编码较简单； 3 3分段间接编译法（混合表示法）分段间接编译法（混合表示法） 例例. . 微命令由本字段微命令由本字段编码编码和其他字段和其他字段解释解释共同给共同给 出。出。 C C = C A C A 1) 1) 设置解释位或解释字段设置解释位或解释字段 解释位解释位 1 1 A A为某类命令为某类命令 0 0 A A为常数为常数 2) 2) 分类编译分类编译 按功能类型将微指令分类，分别安排各类微按功能类型将微