盛贤君-单片机原理及应用-第1章 基本结构及工作原理

1、,1.1 51系列单片机概述 1.2 MCS-51单片机内部结构及引脚定义 1.3 MCS-51单片机程序存储器的配置 1.4 MCS-51单片机数据存储器的配置 1.5 振荡器与时钟电路 1.6 CPU的时序 1.7 8位并行输入输出端口,第1章 MCS-51系列单片机的基本结构及工作原理,（1）MCS-51是Intel公司生产的一个单片机系列名称。属于这一系列的单片机有多种，如：,8051/8751/8031； 8052/8752/8032； 80C51/87C51/80C31； 80C52/87C52/80C32等 。,1.1 51系列单片机概述,1.1.1 MCS-51系列,（2）该系

2、列生产工艺有两种：,一是HMOS工艺（高密度短沟道MOS工艺） 二是CHMOS工艺（互补金属氧化物的HMOS工艺）,CHMOS是CMOS和HMOS的结合，既保持了HMOS高速度和高密度的特点，还具有CMOS的低功耗的特点。在产品型号中凡带有字母“C”的即为CHMOS芯片，CHMOS芯片的电平既与TTL电平兼容，又与CMOS电平兼容。,（3）在功能上，该系列单片机有基本型和增强型两类：,增强型： 8052/8752/8032 80C52/87C52/80C32,基本型： 8051/8751/8031 80C51/87C51/80C31,1.1 51系列单片机概述,1.1.1 MCS-51系列,（

3、4）在片内程序存储器的配置上，该系列单片机有三种形式，即掩膜ROM、EPROM和ROMLess（无片内程序存储器）。如：,80C51有4K字节的掩膜ROM； 87C51有4K字节的EPROM ； 80C31在芯片内无程序存储器。,1.1.2 80C51系列, Intel的：80C31、80C51、87C51，80C32、80C52、87C52等； ATMEL的：89C51、89C52、89C2051等； Philips、华邦、Dallas、iemens(Infineon)等公司的许多产品 。,80C51是MCS-51系列中CHMOS工艺的一个典型品种；其它厂商以8051为基核开发出的CMOS工

4、艺单片机产品统称为80C51系列。 当前常用的80C51系列单片机主要产品有：,1.1 51系列单片机概述,1.1.3 80C51系列典型产品资源配置,1.1 51系列单片机概述,在MCS-51单片机中，一般包含有CPU、程序存储器ROM、数据存储器RAM、定时/计数器、并行I/O端口、串行口、中断系统等；在高档单片机中还包含了通用机所设有的一些特殊的电路模块（A/D、D/A、PWM等）。,1.2.1 MCS-51单片机内部结构（以8051为例）,1.2 MCS-51单片机内部结构及引脚定义,1.2 MCS-51单片机内部结构及引脚定义,1.2.2 MCS-51单片机引脚定义（以8051为例）

5、,MCS-51单片机外型图（DIP封装） MCS-51单片机的逻辑符号图,电源及控制,VCC GND,RXD TXD /INT0 /INT1 T0 T1 /WR /RD,XTAL1 XTAL2,RST,/EA /PSEN ALE,返回,1、并行输入输出端口引线（4*8=32个） P0.0 - P0.7：P0端口线（39-32脚） 输出能力最强的端口，可带8个TTL负载（输出开路结构，所以驱动拉电流负载时，应接一个10k左右的上拉电阻）； 当系统使用外接存储器时，P0口还作为低八位地址总线和 数据总线（此时P0口不能作为通用的I/O端口）。 P1.0 - P1.7：P1端口线（18脚）：负载能力

6、为4个TTL负载。 P2.0 P2.7：P2端口线（2128脚） 通用I/O端口，负载能力为4个TTL ； 当系统使用外接存储器时，该口还作为高八位地址总线 （此时P2口不能作为通用的I/O端口）。,引脚图,MCS-51单片机有DIP和PLCC两种封装形式。,1.2 MCS-51单片机内部结构及引脚定义,P3.0 P3.7 P3端口线 （10 17脚）： 通用I/O端口，负载能力为4个TTL ； 具有第二功能。,P3口第二功能表,引脚图,1.2 MCS-51单片机内部结构及引脚定义,2、电源线（2条）: Vcc（+5V, 40脚）和Vss（GND, 20脚） 3、控制线（6条） （1） 外接晶

7、体引脚：XTAL1（19脚）、XTAL2（18脚） 在两脚之间接入一个晶体振荡器，单片机就以此晶体的频率开始工作。其频率范围一般为：024M。频率越高，单片机的工作速度就越快，但单片机的功耗就要增加。 （2）RST/Vpd（9脚）：复位信号输入，高电平有效。 在单片机上电开始工作时， 必须在此引脚上有一个两个时钟周期的高电平使单片机复位（外复位电路）。 另外当单片机掉电时，此引脚可以接入备用电源向单片 机内部的RAM供电，以防止RAM中的数据丢失。,1.2 MCS-51单片机内部结构及引脚定义,引脚图,在复位状态下：绝大多数SFR的内容全变为“0”， 端口输出“1”。RAM内容不变。,自动上电

8、复位电路,具有手动复位功能的复位电路,为什么需要复位？,1.2 MCS-51单片机内部结构及引脚定义,（3）/EA / Vdd （31脚）：允许访问片外存储器/编程电源线 程序存储器的选择控制端 /EA=“1” 时：单片机使用内部的程序存储器； /EA=“0” 时：单片机使用外部的程序存储器。 但要特别注意：如果EA=1即使用单片机内部的程序存储器时，如果程序计数器PC的值超过0FFFH时（对8051而言），单片机将自动转向外部程序存储器1000H开始的单元。 对于EPROM型的单片机，此脚还是用于写程序时，加入21V的编程电压。,1.2 MCS-51单片机内部结构及引脚定义,引脚图,片内 R

9、OM 4K (EA=1),/EA决定着对ROM的使用选择,MCS-51 单片机,片内 RAM 256B,片外 RAM 64K,片外 ROM 64K EA=0 或片内 溢出,000H,FFFH,0000H,FFFFH,0FFFH,1000H,片外 ROM 64K EA=0 或片内 溢出,片外 ROM 64K EA=0 或片内 溢出,片内 ROM 4K (EA=1),1.2 MCS-51单片机内部结构及引脚定义,（4）/PSEN（29脚）：片外ROM的选通输出信号 当使用外部程序存储器时，此脚在一个机器周期内产生两次负脉冲（访问外部数据存储器时，此信号无效）。 （5）ALE/PROG（30脚）：地

10、址锁存允许/编程线 可作为外部存储器低八位地址的锁存信号；不访问片外 数据存储器时以一个不变的频率（ fosc/6）周期性输出脉冲； 还是EPROM型单片机编程时编程输入脉冲。,1.2 MCS-51单片机内部结构及引脚定义,3、控制线（6条） （1）外接晶体引脚：XTAL1（19脚）、XTAL2（18脚） （2）RST/Vpd（9脚）：复位信号输入，高电平有效。 （3）/EA / Vdd （31脚）：允许访问片外存储器/编程电源线,引脚图,1.3.0 MCS-51单片机的存储器的配置特点, 内部集成了4K的程序存储器ROM； 内部具有256B的数据存储器RAM； 可以外接64K的程序存储器和数

11、据存储器。 从物理结构的角度讲，51单片机的存储系统可以分为四个存储空间：即片内ROM，RAM和片外ROM、RAM。 从逻辑上讲（即用户编程的角度讲）51单片机的存储系统又可分为三个存储空间。即片内RAM，片外RAM, 片内外统一编址的程序存储器ROM。,1.3 MCS-51单片机程序存储器的配置,从物理结构上单片机系统的存储器结构图（4个部分）,MCS-51 单片机,片内 ROM 4K (EA=1),片内 RAM 256B,片外 RAM 64K,片外 ROM 64K (EA=0 或片内 溢出）,000H,FFFH,0000H,FFFFH,0FFFH,1000H,1.3 MCS-51单片机程序

12、存储器的配置,1.3.0 MCS-51单片机的存储器的配置特点,1.3.1 关于程序存储器（片内与片外）,（1）程序存储器（ROM）是存放程序、常数和表格的。 （2）在MCS-51单片机中： /EA=1时，系统执行片内的4KROM中的程序； /EA=0时，系统使用片外ROM中的程序。 （3）无论是使用片内还是使用片外的ROM（即 EA=1或EA=0），其起始地址都是从0000H单元开始。 （4）尽管系统具备片内ROM和外部ROM，但是在一般正常使用情况下，只能通过/EA的设定来选择其中之一。所以，在物理上的两个存储空间在逻辑上却只是一个（或者使用内部ROM；或者使用外部ROM）。,1.3 MC

13、S-51单片机程序存储器的配置,（5）如果/EA=1（执行片内程序存储器中程序时）：,0FFFH 0000H,0FFFH 0000H,FFFFH 1000H,EA=1时，ROM的使用,片外程序存储器 （最大64K）,单片机内部 程序存储器 （4K）,1.3 MCS-51单片机程序存储器的配置,若程序计数器的指针PC值超过0FFFH（4K）时，单片机就要自动的转向片外的ROM（尽管EA=1），且从片外ROM的1000H单元开始执行程序（此时：单片机是无法使用片外ROM的0000H-0FFFH这4K单元）。,0FFFH 0000H,0FFFH 0000H,FFFFH 1000H,EA=1时，ROM

14、的使用,片外程序存储器 （最大64K）,单片机内部 程序存储器 （4K）,一种便于程序加密的ROM使用方案,（6）当程序太大，必须使用外部ROM时的一种设定方法： 将/EA=1，程序从内部4K开始，然后自动转向外部ROM的1000H开始的单元。,可以加密,无法加密,1.3.1 关于程序存储器（片内与片外）,1.3 MCS-51单片机程序存储器的配置,1.3.2 程序存储器六个特殊的单元,在程序存储器中，以下六个单元是专用的 0000H单元：上电复位时程序计数器PC指向的单元； 0003H单元：外部中断/INT0的入口地址； 000BH单元：定时器T0的溢出中断入口地址； 0013H单元：外部中

15、断/INT1的入口地址； 001BH单元：定时器T1的溢出中断入口地址； 0023H单元：串行口接收、传送的中断入口地址。,ROM图,1个复位地址+5个中断源入口地址,1.3 MCS-51单片机程序存储器的配置,1.3.1 关于程序存储器（片内与片外）,返回,A15 A14 : : A8 A7 O7 : : : : A0 O0 OE,64K ROM,MCS-51,完整的地址信号,三态输出的数据口由/OE控制,D7 Q7 74LS373 D0 Q0 G /L,P2.7 : : : P2.0 P0.7 : : : P0.0 ALE /EA /PSEN,1.3 MCS-51单片机程序存储器的配置,1

16、.3.3 外部程序存储器的总线结构图,1.4.1 内部数据存储器RAM,数据存储器无论在物理上还是逻辑上都分为两个地址空间，即一个内部和一个外部的RAM，访问指令不同： 访问内部数据存储单元时，使用 MOV 指令； 访问外部数据存储器时，使用 MOVX 指令。 内部RAM从功能上又将256B空间分为二个不同的块： （1）低128B的RAM块； （2）高128B的SFR（Special Function Register ）块。 高128B的专用寄存器区SFR中仅仅使用了21个寄存器（51系列），其它单元不能使用。,在低128B的RAM存储单元中又可划分为： 工作寄存器区、位寻址区、通用存储数据

17、的“便笺区”。,1.4 MCS-51单片机数据存储器的配置,MCS-51 片内 、片外 数据存储器示意图,特殊 功能 寄存器 SFR,通用 数据 存储器,80H 7FH,00H,FFH,片内RAM 256B个字节,片外 数据 存储器 64KB,0000H,FFFFH,注意： 1）访问片内RAM20H单元 MOV A,20H 2）访问片外RAM20H单元 MOV R0, #20h MOVX A,R0,1.4.1 内部数据存储器RAM,1.4 MCS-51单片机数据存储器的配置,返回,SFR 片外,片内RAM低128B 字节功能分配图,位寻址区,3组,2组,1组,0组,便笺区,08H 07H 00

18、H,7FH,30H 2FH,20H 1FH,18H 17H,10H 0FH,四个工作寄存器组 每个区中有R0-R7 八个工作寄存器,位寻址区 16个单元20H-2FH， 共有128个可寻址位。 位地址：00H-7FH 注意：位地址与字节地址的区别,通用的RAM区 地址：30H-7FH,返回,1.4.1 内部数据存储器RAM,1.4 MCS-51单片机数据存储器的配置,返256B,片内 RAM（20H-2FH）中的位寻址区结构图,2FH,20H,共128个 可按位 寻址的位,返回,1.4 MCS-51单片机数据存储器的配置,字 节 地 址,位寻址区内的地址是位地址。共有00-7FH（128个位）

19、； 要区分字节地址和位地址这两个不同的地址概念： 从物理的角度，每一个字节地址内包含了8个位，即： D7，D6，D5，D4，D3，D2，D1，D0 在一般情况，提到的RAM地址都是字节地址。,返128B,1.4 MCS-51单片机数据存储器的配置,可位寻址的空间是一般微机所不具备的，这种位寻址能力是8051所独有的。 20H2FH：既可以字节操作，又可以位操作，但是要用不同的指令来区分； MOV20H，A （字节寻址） MOV20H，C （位寻址） SETB 00H （位寻址直接给出位地址） SETB 20h.0（位寻址给出的是字节地址）,1.4 MCS-51单片机数据存储器的配置,工作寄存器

20、组（片内RAM地址00H1FH）,每个工作寄存器组都有8个工作寄存器(R0R7)，每个工作寄存器对应一个固定的地址。如：工作寄存器组1中R0的地址为08H。在单片机正常工作时，只有一组工作寄存器处于前台工作。,返128B,08H 07H 00H,7FH,30H 2FH,20H 1FH,18H 17H,10H 0FH,特殊功能寄存器SFR （Special Function Register） 用来设定单片机内部各模块的工作方式，存放相关模块的状态与标志，如定时器、串行口，并行端口的锁存器等等。 尽管特殊功能寄存器与RAM在同一个单元中，但不能作为普通的RAM存储单元来使用。 （只有在编程中根据

21、需要，进行一些特定功能的设定，或者是从中查寻相关部件的状态时，才能进行读、写操作。如中断方式的设定、定时器工作模式的设定，查询串行口发送或接收是否结束等等）,1.4 MCS-51单片机数据存储器的配置,1.4.1 内部数据存储器RAM,特 殊 功 能 寄 存 器 SFR (表1),1.4 MCS-51单片机数据存储器的配置,注:表中红色的单元为可按位寻址的字节,1.4 MCS-51单片机数据存储器的配置,特 殊 功 能 寄 存 器 SFR (表2),特殊功能寄存器SFR说明,1）程序计数器PC: 用来存放下一条要执行的指令地址，16 位，即寻址范围为0-65535(64K)，在物理上独立于SF

22、R。 2）累加器A: 最常用的专用寄存器, 大多数的指令操作数都 来自累加器A；所有的算术运算指令的运算结果都存放 在A中。 3）B寄存器: 乘除法指令使用的寄存器。 4）数据指针DPTR: 一个16位的寄存器，由高八位DPH和低 八位DPL构成。DPTR主要用来存放RAM、ROM中数 据块的首地址，所以称之为数据指针。 例：将片外RAM的2000H单元的数据x取出送到累加器A中。 MOV DPTR, #2000h ; DPTR 2000H MOVX A, DPTR ; A x（间址方式）,1.4 MCS-51单片机数据存储器的配置,1.4.1 内部数据存储器RAM,5）程序状态字PSW：8位

23、寄存器，表征程序执行的状态信息。 CY（PSW.7）进位标志：在加法运算中，累加器A的最高位D7有进位,则CY=1，否则CY=0。同理，在减法运算中，如果A7有借位，则CY=1。 AC（PSW.6）辅助进位位：用来判断加减法运算时，低四位是否向高四位进位或借位（即A3的进位或借位）。 F0（PSW.5） 用户标志位：完全由用户来定义和使用。 RS1,RS0工作寄存器组选择位：确定工作寄存器R0-R7在4个组中的位置。可以通过修改RS1、RS0的值来改变工作寄存器组的选择。,1.4 MCS-51单片机数据存储器的配置,特殊功能寄存器SFR说明,1.4.1 内部数据存储器RAM,特殊功能寄存器SF

24、R说明,5）程序状态字PSW： OV（PSW.2）溢出标志位: 判断有符号数运算时是否有溢出。 OV的结果可以用一个算法来表示: OV=CP CS 其中: CP为A7的进位, CS为A6的进位，OV=1表明有溢出。 P（PSW.0）奇偶标志位: 用来标志累加器A中运算后1的个数。 当P=1时，表明A中1的个数为奇数个，反之为偶数个。,1.4 MCS-51单片机数据存储器的配置,1.4.1 内部数据存储器RAM,【举例】有两个数0FH和F8H，试将两数相加 MOV A，#0FH ；将立即数0FH 送累加器A ADD A，#0F8H ；A的内容与立即数0F8H相加，结果送A 0000 1111 运

25、算结果：A=07H + 1111 1000 Cy1 0000 0111 如何根据PSW来分析运算结果是否有溢出？ 1）若数据为无符号数。即15+248=263=107H ，CY=1， A=07H。数据超过255（CY=1）有溢出； 2）若为有符号数。则为+15加-8=+7=07H，OV=0表明无溢出。,CY=1（即CP=1），,OV=0（因为CP=1，CS=1）,AC=1，P=1,1.4 MCS-51单片机数据存储器的配置,6）SP 堆栈指针：8位寄存器，用来指示堆栈的位置，可由软件修改。51单片机的设计中，片内RAM区低128单元为堆栈的可用空间。（复位时，SP被初始化为07H） 堆栈操作过

26、程： 进栈: PUSH ACC指令（设SP=07H） 1）SP+1送SP，此时SP=08H； 2）ACC送RAM的08H单元； 出栈: POP ACC （设SP=08H）； 1）将RAM 中08H单元内容送A； 2）SP-1送SP ，此时SP=07H。,“临时仓库”,1.4 MCS-51单片机数据存储器的配置,特殊功能寄存器SFR说明,1.4.1 内部数据存储器RAM,“先加后压” “先弹后减”,通过修改SP的值来改变堆栈 在RAM中的位置： MOV SP，#60H,08H 07H,RAM,改变堆栈位置示意图,61H 60H,7FH,60H,SP,注意：FILO（ First In Last

27、Out）,例：比较下列两段程序： MOV SP，#60H MOV SP, #60H PUSH 30H PUSH 30H PUSH 40H PUSH 40H POP 40H POP 30H POP 30H POP 40H,1.4 MCS-51单片机数据存储器的配置,特殊功能寄存器SFR说明,6）堆栈指针SP：,1.4.1 内部数据存储器RAM,7）并行端口P0-P3：SFR中的P0-P3实际上就是I/O端口的数据锁存器。与RAM中的任意一单元一样，P0-P3都有自己的RAM地址：80H、90H、A0H、B0H。所以，在51单片机中的输入、输出操作实际上就是个普通的RAM单元操作一样。如： 输出指

28、令 MOV 80H, A；将A中的数据送到P0口输出 输入指令 MOV A, 90H；将P1口的数据输入到A中 即MCS-51的指令系统中没有专用的输入、输出（IN、OUT）指令，而是把P0-P3作为普通的内存单元来使用。上面的第一个例子实际上就是MCS-51的输出指令；同理后者是MCS-51的输入指令。,1.4 MCS-51单片机数据存储器的配置,特殊功能寄存器SFR说明,1.4.1 内部数据存储器RAM,8)定时/计数器T0、T1：无论是定时还是计数，对于MCS-51单片机的定时/计数器来说，都是一个“计数器”在计数。这个“计数器”是由两个8位寄存器（高位和低位）构成的16位计数器，分别是

29、TH0、TL0（T0）；TH1、TL1（T1）。 TH和TL中的数据直接与“定时操作”或“计数操作”有关，因此在使用定时/计数器之前，要对它进行初始化，其中就要对TH、TL赋初值。 如：MOV 8CH, #01H 或MOV TH0, #01H ;为TH0赋值 MOV 8AH, #20H ;为TL0赋值,TH0,TL0,1.4 MCS-51单片机数据存储器的配置,特殊功能寄存器SFR说明,1.4.1 内部数据存储器RAM,9）串行数据缓冲器SBUF：专门用来存放发送或接收的数据，实际上它是两个独立的寄存器。尽管在SFR中的RAM地址只是99H，但根据指令“发送”或“接收”两种不同的操作，硬件会自

30、动的区分，将数据送如对应的缓冲单元。 MOV SBUF，A ；ASBUF （引发串口通信） MOV A，SBUF ；SBUF A （读取串口中的数据）,有关SFR中其它寄存器的说明将相关的章节中作介绍。,1.4 MCS-51单片机数据存储器的配置,返256B,当需要外接RAM时： （1）P0、P2作为外部RAM的地址和数据总线； （2）使用MOVX指令进行读写操作。如： MOV R0，#20H ; 将外部RAM单元地址20H送R0寄存器 MOVX A，R0 ; 从外部RAM20H单元取数据送A中 使用8位寄存器R0做间址寄存器，所以寻址范围为256B。 此时P0口做低8位地址总线，而P2口无用

31、。 或: MOV DPTR, #2000H ;将外部 RAM 地址2000H送DPTR MOVX A，DPTR ;从外部RAM 2000H单元取数据到 A 使用16位的寄存器DPTR，所以寻址范围为64KB。此时P0口做低8位地址/数据复用总线，P2口做高8位地址总线。,1.4 MCS-51单片机数据存储器的配置,1.4.2 外部数据存储器RAM,MOVX 就是一个以“总线方式”进行操作的外部传送命令,MCS-51与8K RAM的连接,P2.5 P2.4 : : P2.0 P0.7 : : : P0.0 ALE /RD /WR,CE A12 : A8 A7 O7 : : : : : : A0

32、O0 /OE /WE,D7 Q7 74LS373 D0 Q0 CP,6264 8K RAM,MCS-51,/CE = P2.5(A13),三态输出的数据口由/OE控制,1.4 MCS-51单片机数据存储器的配置,MCS-51内部有一个用于构成振荡器的高增益反相放大器。在单片机引脚的XTAL1和XTAL2分别是此放大器的输入和输出端，与作为反馈元件的晶体或陶瓷谐振器一起构成了一个自激振荡器。 内部时钟发生器的输出信号是单片机所需的时钟信号。,如果使用外部振荡器信号，其外来的信号加在XTAL1的引脚上（见右图）。,1.5 振荡器与时钟电路,时序: CPU执行指令时所需控制信号的时间顺序。,1.6.

33、1 时序及时序单位,1.6 CPU的时序,时序是用定时单位来描述的，MCS-51的时序单位有4个，分别是时钟周期（节拍）、状态、机器周期和指令周期。, 时钟周期 状态； 机器周期； 指令周期。, 时钟周期T：又称为振荡周期、节拍（用P表示），由外接晶体或外输入时钟来决定。其值为振荡器频率的倒数。它是时序中最小的时间单位。 例如:在单片机外接1MHz的晶体，则单片机的系统时钟的频率为1MHz，时钟周期为1s。, 状态（用S表示）：单片机振荡脉冲经过二分频后即 得到整个单片机工作系统的状态。一个状态有两个节 拍，前半周期对应的节拍定义为P1，后半周期对应的节 拍定义为P2。,P1,P2,S1,1.

34、6.1 时序及时序单位,1.6 CPU的时序, 机器周期：完成一个基本操作所需要的时间。MCS-51中规定一个机器周期包含12个时钟周期，即有6个状态，分别表示为S1S6；也可表示为12个节拍： S1P1,S1P2, S2P1,S2P2, S3P1,S3P2 S6P1,S6P2, 时钟周期T, 状态（用S表示）,S1, 指令周期：即执行一条指令所需要的时间，它是时序图中最大的时间单位。,1.6 CPU的时序,1.6.1 时序及时序单位,在MCS-51系统中，不同的指令所包含的机器周期数不同。它们分别是：,单机器周期指令 双机器周期指令 四机器周期指令,（MCS-51单片机的指令系统除了乘、除法

35、指令为四个机器周期外，其余都是单周期和双周期指令）, 指令周期：即执行一条指令所需要的时间，它是时序图中最大的时间单位。,1.6 CPU的时序, 机器周期, 时钟周期T, 状态（用S表示）,1.6.1 时序及时序单位,假设：我们使用一个6M的晶体振荡器，那么 一个机器周期为：1/6 s121=2s； 两个机器周期为：1/6 s122=4s； 四个机器周期为：1/6 s124=8s。 指令的运算速度与它所包含的机器周期数有关：机器周期数越少，执行的速度就越快。,1.6 CPU的时序, 指令周期, 机器周期, 时钟周期T, 状态（用S表示）,1.6.1 时序及时序单位,指令的字节数： MCS-51

36、单片机的指令系统有： 单字节 （占用1个ROM字节） ； 双字节 （占用2个ROM字节） ； 三字节指令（占用3个ROM字节） 。,ROM,ROM,ROM,单字节指令,双字节指令,三字节指令,1.6 CPU的时序,在MCS-51的111条指令中，可分为六种基本的时序: (1) 单字节单周期指令； (2) 单字节双周期指令； (3) 单字节四周期指令； (4) 双字节单周期指令； (5) 双字节双周期指令； (6) 三字节双周期指令。,1.6 CPU的时序,指令特点: 在程序存储器ROM中仅占一个存储单元，CPU 从取指到完成指令的执行只需一个机器周期。 1）在ALE第一次有效时，从ROM中读取

37、指令的操作，送入指令寄存器IR中并译码执行。 2）在ALE第二次有效时，封锁PC加1，使第二次读数无效。,1.6.2.1 单字节单周期指令的时序,1.6.2 几种典型时序介绍,1.6 CPU的时序,S1,1.6.2.2,【注意】： 1）每一个机器周期出现两次ALE信号； 2）ALE信号对应着从ROM中读指令。所以在一个机器周期中CPU可以完成两次取指操作； 3）对于单字节单周期的指令,CPU从取指令到完成指令的执行只需一个机器周期。CPU通过译码后封死PC，取消第二次取指（实际上指令的后半部不做任何工作）。,1.6 CPU的时序,S1,1.6.2.1 单字节单周期指令的时序,1.6.2 几种典

38、型时序介绍,指令特点:一条指令长度为两个字节，并存储在ROM相邻 的两个单元中。要想完整地将这样的指令执行 完，必须从ROM中读两次操作码。,OP2-2,OP2-1,n+1 n,程序ROM,PC,1.6 CPU的时序,1.6.2.2 双字节单周期指令的时序,1.6.2.1 单字节单周期指令的时序,1.6.2 几种典型时序介绍,1）在ALE第一次有效时，CPU 从ROM的n单元中取指令的第一个字节OP2-1，送入IR译码，通过译码CPU知道这是一条双字节指令，所以使PC加1，指向n+1单元； 2）在ALE第二次有效时,从ROM的n+1单元取出指令的第二个字节OP2-2送入IR进行译码，并产生相应

39、的操作，最后在S6P2时完成本条指令的运行。,1.6 CPU的时序,S1,1.6.2.2 双字节单周期指令的时序,1.6.2.1 单字节单周期指令的时序,1.6.2 几种典型时序介绍,指令特点：单字节，却需要两个机器周期运行。 例如: INC DPTR DPTR为两个8位的寄存器。加1时，必须分两步完成：第一步DPL加1，如果DPL加1有进位则还要进行第二步对DPH加1。,1.6 CPU的时序,1.6.2.3 单字节双周期指令的时序,1.6.2.2 双字节单周期指令的时序,1.6.2.1 单字节单周期指令的时序,1.6.2 几种典型时序介绍,在指令周期的第一个ALE时，将ROM中的操作码OP取

40、出，经IR译码后得知为单字节双周期指令。所以一面执行该指令，同时封锁后面三次ALE有效时的PC+1，在第二个机器周期的S6P2时，完成操作。,1.6 CPU的时序,1.6.2.3 单字节双周期指令的时序,1.6.2.2 双字节单周期指令的时序,1.6.2.1 单字节单周期指令的时序,1.6.2 几种典型时序介绍,1.6 CPU的时序,ALE,S1,S2,S6,S5,S4,S3,读操作码1,读操作码2,S1,S2,S6,S5,S4,S3,读操作码1,读无效,单字节单周期、双字节单周期、单字节双周期指令的时序图,单字节单周期,双字节单周期,单字节双周期,设:单片机使用片外ROM，且要执行指令： m

41、ovc a, a +dptr (设a=03, dptr=2000H),P0口输出低8位地址,P2口输出高8位地址,2000H,1B0FH,程序段,数据表格,(PC),0FH,1BH,93H,03H,09H,20H,1.6 CPU的时序,1.6.2.4 访问外部程序存储器的时序,1.6.2.5,1）在S2P1时刻，P2口输出外部ROM的高八位地址A15A8，P0口输出低八位地址A7A0， 这时地址是由程序计数器PC提供的ROM中的指令地址； 2）在ALE的后沿，P0口的数据(低8位地址)被锁存到74LS373中； 3）在S3P2到S4P1期间，/psen变低电平时，外部ROM被选中, ROM输出

42、端的三态门被打开，被选中单元中的指令 movc a, a +dptr送到P0口上，且在S4P2时经P0口送至CPU的IR中； 4）CPU对指令译码后，在S4P2时进行常数地址计 算并由P0、P2口输出（P0口输出低8位地址00H；P2口输出地址高8位20H）； 5）在S5P2时，ALE将常数地址的低八位00H锁存； 6）在S6P1时，/psen=0,外部ROM被再次选中打开，按照单片机所提供的16位地址，将外部ROM中的常数经P0口在S6P2时刻送入累加器A。,1.6 CPU的时序,1.6.2.4 访问外部程序存储器的时序,A15-A8(PC),A7-A0,OP,A7-A0,常数,/Psen,

43、P2口,P0 口,S1,S2,S6,S5,S4,S3,ALE,A15-A8 (DPTR+A),取外部ROM 中的指令,执行指令 （取常数）,MOVC A,A+DPTR 指令执行的两个步骤,1.6 CPU的时序,1.6.2.4 访问外部程序存储器的时序,MOVX A, DPTR; 将外RAM的x送A （设DPTR=3000H）,/WR /RD P2口 MCS-51 P0口 ALE,373 D7 D0 G,/WR /RD A15 A8 A7 A0 64KRAM D0D7,1B0FH,(PC),1B10H,10H,1BH,E0H,00H,30H,转小结,1.6 CPU的时序,1.6.2.5 读外部数

44、据存储器的时序,1）在S2P2时,ALE的第一个下降沿将P0口输出的外程序ROM的低八位地址锁存到74LS373锁存器中； 2）在S3P2的Psen为低电平时，选中片外ROM，并根据P0、P2口输出的16位地址读取movx指令(单字节)，通过P0口送至单片机内部IR中译码。译码后产生下列的一系列操作； 3）CPU将DPTR中的高8位(30H)送P2口输出，低八位(00H)经P0口输出，节在S5P1时ALE第二次下降沿时，将P0口的低八位地址锁存； 4）在第二个机器周期的S1-S3中单片机输出/RD信号（低电平），选中外部RAM，并根据单片机提供的3000H 这16位地址中取出数据x； 5）CP

45、U在S2-S3期间，将外部RAM3000H单元送到P0口上的数据送入累加器A中。,1.6 CPU的时序,1.6.2.5 读外部数据存储器的时序,上述过程可以分成两个指行的阶段: 1）根据PC所指定的程序存储器的地址，将movx指令从片外ROM中取出； 2）经译码后将DPTR提供的外数据存储器RAM中的数据地址取出数据，经P0口送累加器A。 控制信号：在第一阶段CPU产生/Psen信号用来选通外部程 序存储器ROM； 在第二阶段CPU输出/RD信号(低电平)，用来选 通并读取外部数据存储器RAM的数据。 【注意】：CPU在执行MOVX指令时的2个周期中的第2个机器周期缺少一个ALE波形（不再是1

46、/6 fosc固定频率）。,1.6 CPU的时序,1.6.2.5 读外部数据存储器的时序,访问外部存储器指令的特点：,使用MOVC或MOVX指令来访问外部存储器； 此时，P0、P2作为地址和数据总线； 执行MOVC指令访问ROM时，CPU产生/psen信号来选通外ROM。因此，此信号应当与ROM的片选连接。 执行MOVX指令访问外部RAM时，CPU产生/RD或/WR信号。因此，/RD、/WR应与外部RAM的读、写控制端连接；,1.6 CPU的时序,CPU,输入输出 端口,外部设备,内总线,I/O端口成为CPU与外部设备进行数据交换的桥梁,MCS-51,1.7 8位并行输入输出端口,MCS-51

47、单片机的四个并行端口P0、P1、P2和P3都是具有输出锁存功能的双向端口，这些锁存器的位置都在SFR中，其地址分别为：80H、90H、A0H 、B0H。这4个端口可并行输入或输出8位数据；也可按位使用，即每一根I/O线都能独立地用作输入或输出。 出于系统的考虑，在硬件设计上因为对端口功能都有不同的要求，所以它们又具有不同的结构特点。,1.7.1 P0口,1.7.2 P1口,1.7.3 P2口,1.7.4 P3口,1.7.5 并行端口在使用时应注意的几个问题,1.7.6 单片机与继电器等大电流负载的接口,1.7 8位并行输入输出端口,1.7.1 P0口,【特点】: （1）“通用数据I/O端口”和

48、“地址、数据复用总线”。 （2）在作为通用数据I/O端口时，具有较强的输出驱动能力(8个TTL负载)。因为是“开漏”输出，所以与拉电流负载连接时,需要外接一个上拉电阻。 （3）作为“地址、数据复用总线”使用时，P0口首先输出外部存储器的低八位地址，然后再变为数据总线进行数据的输入或输出（注意：此时P0口不能再作为通用I/O口）。,1.7 8位并行输入输出端口,P0口的位结构图,1.7.1.1 用作通用端口时,0,0,1,输出时：例mov P0, A,输入时：,例mov A, P0？,输入时需预先置1,应为：mov p0,#0FFH mov A, P0,1,0,1,1.7 8位并行输入输出端口,

49、1.7.1 P0口,返回,1.7.1.2 用作地址/数据总线时,转至小结,1.7 8位并行输入输出端口,D Q 锁存器 CL /Q,地址/数据,控制(=1时),读锁存器,读引脚,内部总线,写锁存器,MUX (控制=1时),P0.x引脚,Vcc,P0口的位结构图,1.7.1 P0口,硬件组成：,1）一个输出锁存器（D型触发器）； 2）二个三态门（控制读引脚或读锁存器）； 3）与门和MUX等元件组成的输出控制电路； 4）一对场效应晶体管FET构成的输出电路。,1.7 8位并行输入输出端口,1.7.1 P0口,1、P0口的I/O操作（通用I/O端口）,在P0口作为通用I/O端口时，控制电路中的“控制

50、”端为“0”电平，此时多路开关MUX接入下方的锁存器的/Q端。 由于与门的一个输入端为“0”，所以它使上端的FET截止。这就是P0口在做I/O口时输出为“漏极开路” 结构的原因。,1.7 8位并行输入输出端口,1.7.1 P0口,（1）输出操作： MOV P0，A 数据经内总线送到锁存器的“D”端，经“/Q”端送场效管应输出极。 总线送“0”时：锁存器的/Q=1，使下端的FET导通（上面的FET截止），端口呈现“0”电平； 总线送“1”时：锁存器/Q=“0”，使下端的FET截止，输出极的两个FET全部截止。在这种情况下，必须通过上拉电阻的作用使端口为高电平。,（2）输入操作 MOV P0,#0

51、FFH MOV A，P0 ； AP0,在端口电路中，可以发现一个问题： 端口在输入（读引脚）时，原来锁存器的状态可能要影响引脚电平的输入。如：原来锁存器的状态为“0”态，电路将不能正确读入。要解决的方法就是让下端的FET截止，即事先向端口写一个“1”。,注意：端口输入前要先写“1”,1.7 8位并行输入输出端口,1.7.1 P0口,2、P0口的总线方式（系统使用外存储器时）,控制电路的“控制”=1，此时与门打开，MUX接向“地址/数据”信号。在这种情况下，输出极的两个FET都处于正常的工作状态 。 地址、数据信息通过“地址/数据”线经反相器送至FET的输入，并输出。 由于上部FET管不再被“控

52、制”信号关闭，所以此时口线可以输出高电平，即不用外加上拉电阻。 只要CPU执行MOVX、MOVC指令，P0、P2口就自动变为数据/地址总线。 在进行硬件系统的设计中，如果使用了外部存储器时，P0口成为整个系统的地址/数据复用总线。换句话说，P0口不能再作为通用的I/O端口。,1.7 8位并行输入输出端口,1.7.1 P0口,1）做通用数据I/O端口并驱动拉电流负载时，必须外接“上拉电阻”，否则不能正确输出高电平； 2）在输入操作前, 必须先向端口写1”准双向口”； 3）在总线方式时，P0口不能再做通用的I/O端口。它分时输出地址、数据总线的信息（此时引脚不用外接上拉电阻）。,P0口特点小结,1

53、.7 8位并行输入输出端口,本节目录,特点：单纯的通用I/O端口，负载能力为4个TTL输入。 与P0口的区别在于内部具有上拉电阻，所以输出时不用外接上拉电阻。,D Q 锁存器 CL /Q,Vcc,读锁存器,读引脚,内部总线,写锁存器,内部上拉电阻,1.7 8位并行输入输出端口,1.7.2 P1口,P1口的位结构图,P1.x引脚,【举例】要求编程读取开关状态，将此状态在发光二极管显示出来。（P1.2、P1.3分别显示P1.0、P1.1状态） ORG 2000H LOOP: MOV A, #00000011B MOV P1, A MOV C，P1.0 MOV P1.2，C MOV C，P1.1 M

54、OV P1.3，C LJMP LOOP,P1.0 P1.1 P1.2 P1.3 P1.4 P1.5 P1.6 P1.7,5V,5V,1.7 8位并行输入输出端口,本节目录,D Q 锁存器 CL /Q,Vcc,地址/数据,控制,读锁存器,读引脚,内部总线,写锁存器,MUX (地址/数据=0),内部上拉电阻,1.7 8位并行输入输出端口,1.7.3 P2口,特点：“通用数据I/O端口”和“高八位地址总线”端口,P2.x引脚,P2口的位结构图,注意 使用外部数据存储器时，P2口分两种情况： 1）使用256B的外部RAM时，此时用8位的寄存器R0或R1作间址寄存器，这时P2口无用，所以在这种情况下，P

55、2口仍然可以做通用I/O端口。 如：movx a,r0 或 movx a,r1 2）如果访问外部ROM或使用大于256BRAM时，P2口必须作为外存储器的高八位地址总线。 如：movx a，dptr ；访问外部数据存储器 movc a，a+dptr ；访问外部程序存储器 这里使用了16位的寄存器DPTR,1.7 8位并行输入输出端口,1.7.3 P2口,本节目录,特点：通用I/O端口、多用途端口。,1.7 8位并行输入输出端口,1.7.4 P3口,P3口的位结构图,本节目录,在多用途情况下，P3口分别作为串行口、外中断输入、外部计数输入和系统扩展时使用的/WR和/RD信号的端口。在这种情况下，锁存器Q端为高电平以保证与门是打开的。 通常情况下，P3口不做通用I/O口，以充分利用单片机的第二功能。,1.7 8位并行输