黄杰-实验十二—74LS00构成的基本RS触发器_第1页
黄杰-实验十二—74LS00构成的基本RS触发器_第2页
黄杰-实验十二—74LS00构成的基本RS触发器_第3页
黄杰-实验十二—74LS00构成的基本RS触发器_第4页
全文预览已结束

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、.实验十二、74LS00构成的基本RS触发器一、 实验目的1、 学会测试触发器逻辑功能的方法。2、 进一步熟悉RS触发器逻辑功能。二、 实验复习1、 了解触发器的两种状态2、 了解触发器的储存功能三、 实验设备与器件1、+5V直流电源 2、双踪示波器 3、连续脉冲源4、单次脉冲源 5、逻辑电平开关 6、74LS00四、实验原理 触发器具有两个稳定状态，以逻辑状态“1”和“0”表示，在一定的外界信号作用下，可以从一个稳定状态翻转到另一个稳定的状态，它是构成各种时序电路的最基本逻辑单元。 图1 74LS外引线排列图 图二 基本RS触发器由两个与非门交叉构成的基本RS触发器如图二所示。它是一个无时钟

2、控制低电平直接的触发器，有两个互补的输出端Q和，规定Q的状态为触发器的状态，Q=1时，触发器为1态，Q=0时，触发器为0态。当输入端加上信号，触发器变离原状态时，叫做触发，所加的信号叫做触发脉冲。两个输入端中，端叫做0输入端或复位端，端叫做置1端或置位端。其特征方程为：使用的情况：=1 ，输出保持。 =0 ，约束。 =0， =1 置0，=1 ，=0 置1基本RS触发器，也可以用两个“或非门”组成，此时高电平触发有效。五、 内容及步骤1、 按图所示连接线路14脚接+5V电源电压、7脚接地，1、2、4、5脚接逻辑电平输入端3、6端接逻辑电平显示端。2、 将接低电平，将接高电平并观察输出状态。3、

3、将接高电平，接高并观察输出状态。4、 将接高电平，接高电平并观察输出状态。5、 将接高电平，将接高电平并观察输出状态。六、 实验报告1、 总结触发器的逻辑功能。2、 比较时序电路与组合逻辑电路的差异3、 根据实验现象自拟表格整理实验结果4、 实验结果：/R/S3端6端00110110100111015、6、 逻辑功能：7、 1.当R端无效(1)，S端有效时(0)，则Q=1,Q非=0,触发器置1。8、 2.当R端有效(0)、S端无效时(1)，则Q=0,Q非=1,触发器置0。 9、 3.当RS端均无效时(0)，触发器状态保持不变。10、 4.当RS端均有效时(1)，触发器状态不确定。11、 时序逻辑电路与组合逻辑电路的差异：12、 组合逻辑电路可以有若个输入变量和若干个输出变量，其每个输出变量是其输入的逻辑函数，其每个时刻的输出变量的状态仅与当时的输入变量的状态有关，与本输出的原来状态及输入的原状态无关，也就是输入状态的变化立即反映在输出状态的变化。时序逻辑电路任意时刻的输出不仅取决于该时刻的输入，而且还和电路原来的状态有关。也就是说，组合逻辑电路没有记忆功能，而时序电路具有记忆功能。七、实验心得：通过这次实验，我更熟悉了电路的连接，设计

人人文库> 全部分类> 应用文书 > 工作计划

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论