数字电路实验概述f

1、基础实验,A,数字单元电路实验基础知识,课程安排,周次,实验内容,6,1,数字电路的测试与装配、数字电路常见故,障的分析与排除、实验报告写作及电气制图,基本知识,EDA,软件的使用方法,2,基本门电路,P171,1,7,1,基本门电路,P171,5,6,1,3,2,数据选择电路,P176,1,2,4,9,1,周期信号频谱分析,2,触发电路,P187,2,加法计数器,10,动态扫描显示系统,P184,5,12,1,计数与分频电路,P194,1,2,3,P177,3,13,寄存器与移位寄存器电路,P200,1,3,4,14,连续时间系统的模拟,数字单元电路实验基础知识,数字电路设计概述,1,3,电

2、路图绘制,4,软件仿真,5,数字电路装配,6,7,数字电路测试,8,实验内容提示,实验报告,2,TTL,集成电路介绍,1,两种设计目的,纯逻辑设计,科学研究，追求逻辑表述的最简化,工程逻辑设计,物理实现，追求易于实现和经济,性,2,工程逻辑设计的特点,以可以制造出电子设备为出发点，考虑现,有元器件、设计人员水平、可利用的设计工,具、设计的便利性、可靠性、经济性等诸多,因素,3,数字电路设计层次,电路级设计,系统级设计（大型数字系统,小型数字系统,一、数字电路设计概述,4,电路级设计方法,试凑设计法,用现有各种成熟的电路,拼凑出整体电路,自顶向下,的设计方法,导出算法流程,图，再用三个原则导出,

3、ASM,图，列出处理,器明细表并进行分析，推导控制器和处理,器电路,5,电路级的描述方法,电路图描述,硬件描述语言描述,VHDL VerilogHDL,有限状态机的流程图描述,数字电路设计概述,数字电路的技术性和工程性,技术性,数字电路可以直接用于解决生产和生活中的实,际问题，是一门实用学科,工程性,在非理想条件下，充分了解和利用现有的条件,在整体上权衡弊利，寻求可行的,最佳方案,最终实现制,出电子设备的目的,数字电路的非理想性,教材上数字电路模型没有考虑,器件的延迟,数字电路,可测试性差,的特点,器件本身,延迟、速度、成本,等方面的限制,测试用仪表功能和精度的限制,数,字,电,路,概,述,数

4、字电路设计与实验学习指导,认识电路级设计和实验的重要性,认识数字电路设计的灵活性、创造性和实用性,体会数字电路设计、测试工程性和技术性特点,书中所有的设计举例，这些例子较全面地汇集、体现,了工程逻辑设计中常用的典型电路的设计思路和技巧,同时可直接作为实验中的题目的设计提示,详见例,3-1,例,3-35,书本,P89,页索引,数字电路设计方法,设计原则,正确将实践需求抽象为逻辑关系,p91,例,3-6,根据电气要求选用合理元器件,P89,例,3-1,5,注意,P89,表,3-1-3,74XX, 74LSXX,74HCXX, 4000,系列,认真分析算法,P102,例,3-20,考虑逻辑需求、设计

5、的便利、器件选用、现有,器件功能的扩展、成本、可测试性、可靠性等,根据制图标准，正确绘制逻辑电路图,数字单元电路实验基础知识,二,TTL,集成电路介绍,一）实验室使用的,TTL,集成电路,TTL,晶体管晶体管逻辑电路,74LS,或,74HC,74,民品,54,军品,数字序号,LS,低功耗肖特基,TTL,静态功耗大，扇出能,力较强,HC,高速,CMOS,系列，静态功耗低，扇出能,力较弱,教材电工电子实验技术,上册,P88P90,有详细介绍,二,TTL,数字集成电路使用规则,1,管脚,常用,TTL,数字集成电路的管脚排列可查电,工电子实验手册,P84P94,并附有功能表,使用时请注意,A,管脚图中

6、半圆形符号在左侧，必须将集成电路,背部（印有字符）的缺口也朝左时管脚图中的管,脚编号才与集成电路实际管脚编号一致，否则,将造成两种管脚号标注不一致,1,脚标记,左下角为,1,脚,1,芯片型号,B,通常集成电路背部（印有字符,的缺口朝左时，左下脚为,1,脚、左,上脚为最大脚号（也是接电源的,Vcc,脚）、右下脚为接电源,GND,脚,在大多数电路原理图中不画出,Vcc,脚和,GND,脚,实际使用时，必须在,左上脚与右下脚间接入,5V,直流电源,且不可接错极性,TTL,数字集成电路使用规则,2,TTL,工作电源,TTL,器件对电源电压要求很严，电源,电压,Vcc,与,GND,之间,为,5,0.5,V

7、,超,过这个范围将损坏器件或功能不正常,TTL,电路的静态电流相当可观，应使,用稳定的、内阻小的稳压电源，并要,求有良好的接地,TTL,器件的浪涌电流流进电源，其电,源内阻会产生电压尖峰，这在电路系,统中可以产生较大的干扰。因此有必,要在电源接入端接,几十,F,的电容作低,频滤波，每隔,5,10,个集成电路在电源,和地之间加一个,0.01,F,0.1,F,的电容,作高频滤波,3,管脚连接中须注意的问题,输出脚,输出端,决不允许直接接,5V,电源或接地,除集电极开,路输出和三态输出电路外，输出端,不能短接,否则会,引起逻辑混乱，甚至损坏器件,输出高电平,V,OH,2.5V,输出低电平,V,OL,

8、0.4V,输入脚,所有输入端的输入电压的允许范围为,5V,0.7V,若大于上限值，多发射极晶体管的发射结可能击穿,低于下限值时，衬底结可能导通。这些都将影响电路,正常工作，甚至损坏器件,输入端可以短接并联，可以接,5V,1,VCC,或接,GND,0,正常工作情况下输入高电平,5V,V,IH,2V,输入低电,平,0V,V,IL,0.4V,所有输入端应按逻辑要求接入电路,不要悬空处理,否则易受干扰，破坏逻辑功能。多余输入端应根据,逻辑要求接高电平或接地，或与使用端并联使用,与门和与非门的多余输入端应接高电平或并联使用,当前级驱动能力较强）。或门、或非门，多余输,入端应接低电平或接地,控制脚,置,0

9、,置,1,使能等,控制脚,不能悬空,都应根据功能要求连接相应电平,管脚,信号,管脚连接中须注意的问题,例：请分别画出下列,A,B,C,三种输入信号,经过非门,TTL,电路、工作正常）后的输,出信号波形（必须注明输出信号的高低电,平,1,布局要求,2,电路符号绘制要求,元件符号方向,P28,内含多个单元电路的小规模集成电路符号,画法,P30,图,1-4-15,中、大规模集成电路符号的画法,管脚标号方法及其重要性,元件的编号和型号的标注,原理图绘制,P27,3,导线的画法,方向,交点,端点,4,电路图绘制注意事项,不可画成,连线图,否则无法表述逻辑关系，无可,读性,电源和地线管脚和连线可以略去,必

10、须注明管脚号、元件编号和元件型号否则无法,装配,长线可以通过加网络名的方式连接,电,路,图,绘,制,电路原理图的,正确,画法,原理图,预习报告中,必须,标明管脚号,电源、地脚在原理图中不需要注明,但,是实际电路中必须接,电路原理图的,错误画法,连线图,软,件,仿,真,使用,EDA,软件,进行前期仿真，验证设计的正确性,部分,EDA,软件含功能仿真和定时仿真功能，可以用,可编程器件进行数字电路的设计,常用软件,EWB,Multisim,PSPICE,Isp,Muxplus,Foundation,ISE,Proteus,等,Multisim 2001 (P130,逻辑转换仪,Logic Conve

11、rter,是,Multisim,特有的虚拟仪器，现实世界中并没有这种,仪器，它可以实现逻辑电路、真值表和逻,辑表达式的相互转换,逻辑转换仪的图标只有在将逻辑电路转,换为真值表或逻辑表达式时，才需要与逻,辑电路连接。逻辑转换仪的图标有,9,个端,子，其中左边,8,个用于连接逻辑电路的输,入端，右边的一个连接输出端,逻辑转换仪面板,输出端,逻辑电路转换为真,值表按钮,真值表转换为逻辑,式按钮,真值表转换为简化,逻辑式按钮,逻辑式转换为真值,表按钮,逻辑式转换为逻辑,电路按钮,逻辑式转换为与非,门逻辑电路按钮,输入端,真值表区,逻辑表达,式区,数字单元电路装配,实验箱数电实验部分,电源输出接口,打开

12、电源开关,电源指示灯亮,调整电压到“12V,万用表测量为准,限流旋钮,调整到最大,数,字,电,路,装,配,实,验,箱,电,源,单电源加,12V,双电源加,12V,以万用表测量值为准,电源,输出,接口,电源,开关,如果电源指示灯灭，可能的原因有,A,外接电源错误,B,电源输出短路,C,内部电源损坏,左上角,实,验,箱,电,源,标注,5V,的插孔已经和电源的,5V,连接,标注,GND,和“地”的插孔已,经和电源的,GND,连接,右半部分布,实,验,箱,信,号,源,使用前,需短接,右下部,逻,辑,电,平,显,示,逻辑电平,显示,输入高电平：发光二极管亮,输入低电平：发光二极管灭,不能用于测量电路中电

13、平的高低,需要测量时请用万用表或示波器,中上部,数,码,管,显,示,4,位动态显示,数据信号,DCBA,高电平有效,数码管从左到右依次为,W1,W4,低电平有效,使用前,需短接,中上部,1,位静态显示,数据端高电平有效,公共端已连接,点,阵,显,示,5,7,点阵显示,L1,L5,H1,H7,输入高电平有效,使用前,需短接,右上角,数,字,电,路,接,线,区,数字集成电路接线区提供,40,脚锁紧座,1,个,20,脚,DIP,插座,1,个,16,脚,DIP,插座,4,个,14,脚,DIP,插座,3,个,5V,和,GND,之间接有,0.1uF,电容,左中部,右中部,外接仪器接线柱,两侧,连接外部仪器

14、,信号发生器,示波器,毫伏表,等,实验箱使用注意事项,1,外部,12V,直流电源接入实验箱时,必须检查电压值和极性无误。实验中,暂不用电源时，只需将实验箱上的,电源开关”关断，不必关断外部的,直流电源,2,合上“电源开关”后应检查电,源指标灯是否点亮，如果使用了负电,源则还应检查负电源的指标灯，当电,源指示灯不亮时，应查明原因,3,将集成电路插入插座时，必须将将集,成电路的,缺口朝左,且管脚与插座对准，如果,管脚出现歪斜则应先将管脚用镊子校正，然,后再插入插座。否则，将造成集成电路管脚,与接线插座旁的管脚号标注不一致或遗漏管,脚,4,元件的正确插入和拨出方法,必须用镊子起出元件，绝不可用手直接

15、拔,出,元件缺口必须朝左,在插座够用情况下集成电路的管脚数与插,座管脚数一致,实验箱使用注意事项,布局要求,尽量按照整个系统中各个功能模块来安排器件位,置：一个功能模块的所有器件集中在一处；同时,按信号的传输方向安排各个功能模块，一般按从,左到右、从上到下方向排列,所有集成器件的标志,缺口,统一,向左,便于查找器,件的管脚,需要人工参与的控制电路，安排在实验箱的右下,方,显示电路一般放在上方,布线,首先接好芯片电源线和地线,就近原则,实验箱内部有,0.1UF,滤波电容,导线颜色,电源线：红色（暖色,地线：黑色,冷色），不同种类信号线用颜色区分，如使能,端，输入端、输出端等，相邻同类信号线用不同

16、,颜色区分，如,Q0Q3,为了更换方便，导线不要跨越集成电路,注意：每连一条线，就在原理图上勾掉相应的连,线，原理图上需标明管脚号以便于连线,数字电路的设计步骤,一般情况下的设计步骤是,根据任务，找出输入输出的关系，列出真值表,画出卡诺图并化简，得出最简的“与,或”表达式,再根据现有的器件转换为器件所能接受的形式,注意：同学们手头上现有的门为与非门，只要,把最简的”与,或“表达式转换成“与非,与非“形,式就可以了。,合理选择器件（小规模：组合逻辑电路；中规模,译码器、计数器等,画出电路原理图,硬件实现,举例,P144J4,用译码器设计一个一位全减器电路,输入,A,本位被减数,B,本位减数,C,

17、低,位向本位的借位,输出,S,本位差,T,本位向高位的借位,输入,输出,A,B,C,T,S,0,0,0,0,0,0,0,1,1,1,0,1,0,1,1,0,1,1,1,0,1,0,0,0,1,1,0,1,0,0,1,1,0,0,0,1,1,1,1,1,由真值表得,画出电,路原理图,略,画出电路原理图，标注器件型号、管脚号,举例,第一步,根据所给的芯片，将它们插入实验,箱上与芯片管脚相符合的插座上，注意芯片,插入的方向，即：缺口向左。示意图如下,第二步,实验箱上的电源需外接,12V,直流电,源,用万用表测量,12V,电压,注意,直流稳压电源的表头显示不准确，一定要使,用,万用表测量,用万用表测量

18、好,12V,的电压之后，才可以加,入到数字实验箱上,千万不要先接实验箱再,调测电压值,这样很容易损坏实验箱,外接,12V,电源不可将极性接反,测好,12V,电压后，将,12V,电压接入实,验箱,下面给出,12V,电压的连接示意图,从实验箱上获取,5V,直流电压接入芯片,示意图如下,强调：先接地线再接,5V,电源，再接输入信号,拆线时顺序相反,第三步,搭试电路,A,B,C,接电平开关，用导线连接到芯,片的相应管脚上。输出,S,T,接实验箱逻辑电,平显示中的任意,2,个,接线时按原理图上标注的管脚连接电路,接一根打一个,表示已接好线，直到所,有的线都打上,了，说明电路全部接好,数字电路调测,数字电

19、路的测试目的有两类：一是功能,测试，二是结构测试。功能测试的目的,是验证被测电路的功能，而结构测试主,要是针对电路的硬件故障，通过测试确,定电路中某节点的故障情况,功能测试,教材电工电子实验技术（上册,P115P127,有详细介绍,1,静态测试,静态测试就是,用人工的方法逐步改变,输入变量，同时测试相应的输出,这,种方法速度慢，一旦送入输入并保持,变量后，被测电路在测试过程中不发,生变化，故称其为静态测试法。这种,测试方法适用于验证中、小规模集成,电路的好坏和测试输出输入变量不多,状态不多的逻辑电路,1,组合电路的静态测试,用静态法测试组合电路时，实验箱的,K1K8,提供所需输入逻辑电平,分别

20、由,K1K8,自复键控制，每按一次键，输出,电平在,1,或,0,之间转换一次,电路的,输出信号送实验箱上,L1,L8,与它们对应连接的,8,个发光二极管（被,测输出信号为高电平）或不亮（被测输,出信号为,0,或“高阻”,按照电路的真值表或功能表依次改变输,入逻辑电平并逐项核实输出状况即可完,成静态测试,静态测试时输入信号是逐个改变的,输入变化很慢，显示的输出信号是输,入电平稳定后的情况。与实际工作时,的输入变化速度不同。所以，静态测,试的条件与实际工作的条件不同，测,试结果与实际情况也可能不同。尤其,是当输入信号变化很快时，如果电路,因器件延迟而产生了“竞争”或“冒,险”现象，由于“竞争”或“

21、冒险,产生的“毛刺”是非常窄的脉冲，用,发光二极管是无法显示出来的,静态,测试不能测出电路的“竞争”或“冒,险,组合电路的静态测试,2,时序电路的静态测试法,时序电路的静态测试法与组合电路测试,相似。但是，时序电路的输入信号对电,路的影响不但有逻辑电平的高低，且很,多时序电路是靠输入信号的前沿或后沿,来触发的，所以，测试时序电路时,对,边沿有要求的输入端必须输入一个脉冲,信号,以便得到需要的前沿或后沿。实,验箱上提供了单脉冲信号,K9,为单脉冲,输出信号，静态输出为,0,每按一次,K9,键。对应插孔输出一个脉宽为,50ms,的单个矩形脉冲。一般将此单脉冲信号,作为时序电路的,CP,信号,2,动

22、态测试,静态测试的测试效率较低，而且电路的,某些与动态特性相关的逻辑现象,如“冒,险”、“竞争,难以测出。动态测试可,以弥补静态测试的不足,动态测试：测试用的输入信号是一个自,动产生并且不断变化的逻辑电平值，输,出信号也是一个不断变化的逻辑电平值,整个测试始终处于变动状态，故称这种,测试方法为动态测试,1,组合电路的动态测试法,组合电路动态测试法的思路是采用穷举,法。即由合适的信号源事先编辑好一组,测试码，该组测试码涵盖了输入信号所,有状态组合。实验时，该信号源自动顺,序输出该组测试码，同时用示波器观测,输入与输出波形的关系，两者的关系应,该符合真值表要求,2,组合电路的动态测试注意事项,示波

23、器一般只有双踪，测试多个波形关系时,有一些特定的操作要求，一般需用逻辑分析,仪,如果输出端,F,的波形不正常，可以逐个写出,信号传输路径中各个门电路输出端的真值表,用示波器测量各点波形并与真值表对照。如,果与真值表不符，即可判断出故障所在,由于示波器的屏幕较小，分辨率也有限，可,显示的信号长度有限，如果输入信号数量较,多，信号序列较长,如,8,个输入信号的测试序,列长达,2,8,256,个,而示波器上最多能显示,出几十个信号周期的长度，这种情况正是数,字电路的测试难点所在。因此，在测试长序,列信号时，一般要采用数字式存储示波器或,逻辑分析仪,3,时序电路的动态测试,时序电路动态测试一般要求提供

24、一个时,钟信号,CP,CP,由实验箱上的连续脉冲,信号提供，用示波器观测各个被测点的,波形,有一些时序电路不但需要时钟信号，而,且需要多种控制信号。例如，移位寄存,器等电路除需要时钟外还需要置数控制,位移控制、加减计数方式控制等多种输,入信号，如果也用穷举法产生所有控制,功能端的组合测试信号，则会使测试码,非常长，以致用示波器无法观测一个完,整的测试序列信号,4,时序电路动态测试的注意事项,当时序电路的数据控制等外部输入信号,较多时，用穷举法提供动态测试信号比,较困难。应采用静态与动态相结合的方,法，即用静态方式给出某些输入的数据,和控制信号,如置数、位移控制等,在,给定的各种控制状态进行动态

25、测试,当需要用示波器同时显示两个波形时,应正确选择示波器的“触发信源”，应,选用周期最长的（边沿最少）一路信号,作为内触发信源,并调节电平旋钮。通,常这样就可正确稳定地显示出两个被测,波形,四）数电实验常见故障的分析和排除,这里所说的常见故障不包括因设计不当,产生的逻辑功能错误,因设计不当产生,的逻辑功能错误应修改设计方案,一般数字电路常见故障有,断路故障,短路故障,集成电路芯片故障,1,断路故障,断路故障是指连线,包括信号线、传输线,测试线、焊点、连接点,断路产生的故障,这类故障产生的现象比较明显，一般显,现出相关点无规律的电平，例如：芯片,电源连接端无电压；信号输入端无脉冲,电压等等,检查

26、这类故障的方法是用,0,1,判,断法,如设线路通为,1,断为,0,操作时可用万用表、逻辑笔或者示波器,配合测试信号,从源头沿一定路径逐段查,寻,不难发现故障点,2,短路故障,短路故障是指连线或连线点短路造成电,路出现异常的现象,例如：电源正端和地短路会造成电源电,压为零；局部逻辑线混连，会出现逻辑,混乱错误。有的短路故障比较隐蔽，需,要耐心仔细分析和耐心寻找才能发现,最常用查找短路故障的方法是：将,电路,断电后用万用表的欧姆档测电阻值,若,发现电路中无直接电气连接的两节点之,间电阻值为零（或极小），可判为短路,3,集成电路芯片故障,集成电路芯片故障是指集成电路芯片的功,能不正常。这类故障的特点或是,集成电路烫手,集成电路电源端的电压过