PCB维修技巧使用短路QTECH追踪仪

1、PCB 维 修 技 巧内容一. 维修实例二. PCB 检修的一般步骤及不同测试 结果的分析处理方法三. 使用短路追踪仪查找电路板的 短路故障四. 总线争用问题五. 输出负载接电容六. 功能学习 / 比较错误一、维重要提示：1、芯片管脚对地或电源短路时 ，其 短路电阻值在 10-25 毫欧姆之间。2、一英寸长的附铜线大约有 40-50 毫欧姆电阻。例如：一个 74640 进行在线功能测试 时，其第 6 脚显示对地电阻为 1 欧姆， 用QT50实测第6脚对地电阻大约为160 毫欧姆。怀疑是由与其相连的其它器件 引起的短路故障。经 QT50检查发现： 该芯片与一个电阻排和置位元开关联 接。在开关接点

2、上测量对地电阻大约为 40 毫欧姆，该值低于在第 6 脚上测出的 电阻，因此说明芯片显示的第 6脚对地 短路故障是由于置位元开关对地接 通，并非芯片本身的故障。3、一般情况下，总线器件的管脚在 设计上没有（或很少）接地和电源的。七. 计数器件产生的时序错误八. 触发器产生的时序错误之一九. 触发器产生的时序错误之二 十 . 器件没有完全测试 学习目的：指导使用者提高利用 Qtech 系列检 修设备维修PCB的技术水平，解决维修 实践中常见的疑难问题。修实例 如果出现某管脚接地或电源，请重新检 测该器件。4、在没有好板做参考比较的情况 下，通过分析管脚状态和实际测量的波 形，也能够检修坏板。例如

3、：许多芯片 在电路设计时只使用了其中的一部分 逻辑单元，其余未使用部分的输入脚一 般都接地，以防该部分处在随机运行状 态而对电路产生干扰。根据芯片的逻辑 功能分析实际输出的波形，将十分有助 于判断所测芯片是否真正损坏。实例一： 74123（单稳态谐振器）的 管脚出现悬空状态（ FLT）在线功能测试中，器件的输入脚一 般显示为高阻状态（阻值大于 1 兆欧 姆）。器件离线测试时，如果不接 TTL 或CMO负载的话，将会出现这种结果。在线测试中，该芯片的输入脚通常接在 另一个芯片的输出脚。芯片的输出脚为 了保证驱动扇出负载，通常为低阻抗。在线测试中如果在管脚状态视窗 中某输入脚显示“ FLT”，表示

4、该脚为 悬空状态，可能该脚与电路板的边界联 接端或三态器件相连接，或者是与 PCB 之间开路。通过与其它输入脚的状态做比 较，将能判断该脚的状态是否正常。该例中，第6脚是接RC电路的输 入端，该电路中的电容通过电阻充电， 再经芯片第6脚放电，那么该输入脚就 不可能为高阻状态，因为如果高阻的 话，就不能对电容放电。对该芯片进行 ICFT时出现测试错误，其第 7脚显示 “FLT”，另一个相同的输入脚（第1510K g 8470nF r-脚）显示的是正常的逻辑电平（对地阻 抗大约为550欧姆）。虽然QT200对该 芯片的测试结果是“测试失败”，但是 由于芯片的输出脚出现翻转，因此看起 来好象是时序问

5、题。如果用户不注意的 话，就会忽视该测试结果而认为是时序 问题。上述分析表明：使用者仔细观察和 分析管脚状态信息，对于判断真正故障 点来说是极为重要的。一个输入脚的输 入阻抗若是550欧姆的话，就不会是悬 空状态（FLT）。本示例的实际故障原 因是该单稳谐振器由于功能损坏而不 能使电容正常放电。同样，器件的输出脚也不可能是悬 空状态（FLT），因为若处于悬空状态， 该管脚就不能吸收或施放电流，也就不 能驱动任何扇出负载。另外用户还应注 意：任何节点的对地阻抗都不能小于 5-10欧姆（除非该节点真正短路到地 -此时阻抗约为2欧姆）。常用的缓 冲驱动器在逻辑低状态下的阻抗大约 为15-17欧姆。实

6、例二：测试仪的供电夹具因接触不 良而不能提供测试电源当通过测试仪的供 电夹具和被测 板上的某个芯片给被测板 供电时，有 时会发现被测芯片电源脚的实测电压 只有4.5V,此时的测试结果往往是不稳 定的。出现这种情况的原因可能是由于 芯片管脚的氧化使得测试仪的供电夹 具不能与芯片管脚接触良好。出现这种 问题时，用户可采取不同办法解决，其 中最有效的办法是：通过被测板的边界 供电端与测试仪的供电电缆相接。实例三：被测板通电状态下芯片的某 个管脚对地短路这种现象难以解决。测试结果中显 示被测芯片输出脚的阻抗为10欧姆（低 阻状态），并且没有翻转动作，该阻值 小于正常的缓冲驱动器输出脚在逻辑 低时的阻抗

7、。断开被测板电源时用三用 表测量该管脚并未对地短路（电阻大于 1千欧姆）。这种只在被测板加电状态下才出 现短路的现象，可能是被测器件输出端 的原因，也可能是该输出端所接扇出器 件输入端的原因。被测器件的输出端在 逻辑低时应能够吸收电流，在逻辑高 时，它输出电流到扇出器件的输入脚。如果被测器件在通电状态下内部 对地短路，则在不加电时测量不会出现 对地短路。这种情况下，可使用毫欧 表分别测量被测器件输出脚对地的电 阻和所接扇出器件输入脚对地的电 阻，阻值最小的测量点就是真正的损坏 器件。实例四：被测板不加电时三个芯片的 某个管脚都对地短路具体现象是：被测板上有三个芯片在进 行ICFT时都出现“测试

8、失败”，并在 管脚状态视窗中显示出总线器件 74374 的第2脚、74244的第18脚和另一个 74244的第3脚分别对地短路。首先查出最接近短路点的芯片。使 用QT50短路追踪仪进行检测时把测量 量程放在200毫欧姆，分别测量三个芯 片的短路管脚对地的电阻，找出阻值最 低的管脚。方法是：把一只探笔接到被 测板的供电地端，另一只探笔先接到 74374的第2脚，测量电阻是160毫欧 姆，再接到74244的第18脚，测出电 阻是90毫欧姆，然后再接到另一个 74244的第3脚，测得电阻是10毫欧 姆。那么该管脚即是引起总线错误的短 路点。下面的问题是确定真正短路点是 在74244内部，还是在短路管

9、脚对外的 附铜线上。方法是：使用 QT50的一只 探笔接地，另一只探笔接到74244的第 3脚焊点之上的部位，读出该脚对地的 阻值（大约10毫欧姆），然后再把探 笔接到第3脚焊点外3-4毫米处与其相 连的附铜线上，再读出此时3脚对地的 阻值（大约6毫欧姆）。该结果表明真 正短路点是在第3脚的外部附铜线上。、PCB佥修一般步骤及不同测试结果的处理方法在线功能测试系统的主要制约因素就是其反向驱动器的吸收/施放电流能力过强，从而遮盖了被测芯片输入脚出现的故障现象。例如，大多数芯片的输入脚阻抗 都很高（大于1兆欧姆），如果输入脚内部功能损坏，贝S该脚阻抗可能降低到大约 20欧姆，这将导致驱动该输入脚的

10、芯片产生扇出问题，从而出现电路故障，因为多 数芯片只能驱动输出10毫安左右的电流。然而，一般的反向驱动测试仪器却能够驱 动阻抗为20欧姆的输入脚，这就使本来输入脚出现故障的芯片也能通过功能测试。 QT200能够驱动8欧姆以上的节点（小于8欧姆视为短路），这是本系统的主要问 题。下一个器件测试通过一）在线功能测试1检杳芯片编号、pcB佥修一般步骤一般检修PCB的流程图PCB常见器件种类：1、门电路/组合逻辑型器件，如:7400,7408 等 可使用 ICFT,QSM/VI _进行测试2、时序器件/触发器、计数器如:7474,7492 等可使用ICFT,QSM/VI进行测试3、总线器件（三态输出）

11、如:74245,74244,74374 等可使用ICFT,QSM/VI进行测试4、PAL,ROM,RAM如:2764 , 14464可使用ICFT进行测试5、LSI器件如:8255,8088,Z80 等可使用ICFT,QSM/VI进行测试（二）出现不同测试结果的处理方法 出现“测试失败”结果时1）查看测试夹具是否接错了芯 片，是否与被测芯片联接良好。从管脚具放置是否正常 新测试。2检查管脚阻抗3是否需要隔离4调整测试时基和门限值后重新测试*检查芯片型号类别_ 是件没有完全处于线或状态使用QSM/、/I方式测试1、5使用QSM/VI方式测试1、使用者专用芯片使用QSM/VI方式测试-PCB测试失

12、败原因： 芯片功能损坏2、速度/时序问题3、芯片管脚状态（悬空，高阻, 时钟,非法连接） 0C门线或状态4、5、扇出问题ICFT测试结果分类测试通过测试失败器件没有完全测试 器件比较相同 器件比较不相同1、2、3、4、5、状态视窗查看是否有开路管脚（显示 HIZ），是否测出电源管脚。纠正这些 问题后重新测试。2）如果结果仍然是“测试失败”，将鼠标移到管脚状态视窗后按一 下左键，使显示管脚阻抗。比较出现错 误的管脚阻抗与另外相同功能的管脚 阻抗。如果是芯片的某个输出脚出现测 试错误，则查看该脚与其它输出脚的阻 抗是否一致（注意此时的阻抗是芯片带 电时测量的对地阻抗）。3）如果比较的阻抗大致相等，

13、则 调低测试时基或门限值，然后再测一 遍。若这次测试通过，则说明该芯片出 现的测试错误是时序方面的问题。这可 能是输出脚接了电容器件，由于电容的 放电过程，使输出脚状态翻转变慢。如 果调整时基或门限值后的测试能够通 过的话，可有 90%的把握确定该器件没 有损坏，此时即可转到测试下一个芯 片。如果调整时基或门限值后测试仍未通 过，则检查是否需要设置隔离。若不需 要隔离，则直接进入第 5 步。4）如果从夹具状态中看出测试失 败的原因是由于输出脚不能达到正常 的逻辑电平，则调低测试门限值后再 测。如果此时以较松的门限值测试能够 通过的话，则说明该芯片所接的负载过 重，或者是芯片本身的输出驱动能力变

14、 差，不能吸收或施放正常负载所需的电 流。出现这种情况时，使用者必须特别 注意，处理办法是在被测板加电和不加 电两种状态下，重新测试该输出脚对地 的阻抗，也可使用 QSM/VI 方式在被测 板加电和不加电两种状态下，测试该芯 片各输出脚的 VI 曲线。5）比较测出 的各输出脚对地阻 抗，如果不加电测量的阻抗大致相等， 而加电时测量出现测试错误的输出脚 阻抗高于其它输出脚的阻抗，则说明该 芯片功能损坏 （高阻抗状态不能吸收或 施放所需电流），应更换该芯片。6）比较各输出脚的 VI 曲线，如果 某个输出脚的阻抗明显低于其它输出 脚的阻抗，则说明问题在该脚所接扇出 负载上。检测与该脚相接的所有芯片输

15、 入脚的阻抗，找出其中真正的短路点。为了进一步查出问题的根源，可用 扁口钳钳断被测芯片上出现测试错误 的输出脚，再重新测试。如果这时测试 通过，就表明确实是芯片所接负载的问 题。2 出现“器件没有完全测试”结果时1）当被测芯片的输出脚在测试过 程中不发生翻转 （即在测试窗口中保持 固定高或低电位）时，系统将提示“器 件没有完全测试” （出现该提示时荧幕 上的波形视窗并不标注任何测试错 误）。例如一个 7400 反及闸的某个输 入脚短接到地，则对应的输出脚将始终 为高电平，测试该芯片时将出现上述提 示。2）如果使用者有被测板的电路原 理图，就能很容易地确定该芯片的管脚 连接状态是否正常。3）如果

16、用户已学习过好板，那么 所学芯片的正常连接状态也将记录下 来。测试坏板时系统自动与好板学习结 果相比较，如果比较结果不同，贝卩说明 坏板出现非法连接；如果比较结果相 同，则可不考虑“器件没有完全测试” 的提示，转到测试下一个芯片。4）如果被测芯片是0C器件，并在 电路上设计为“线或”状态 ，那么该 芯片的输出可能会受到与其存在线或 关系的其它芯片的影响。例如，某个芯 片的输入逻辑使其输出固定为低电 平，贝S被测芯片的输出也将固定为低电 平，这时测试该芯片系统也将提示“器 件没有完全测试”。对此类器件用户应 特别注意，建议使用 QSM/VI方式，通 过比较测试芯片上所有相同功能管脚 的VI曲线，

17、来判断故障点。三、使用短路追踪仪查找电路板的短路故障在下图中，U1第4脚分别接到U2的第3脚和U3的第5脚。在这三个芯片中若出现故障，可能有下面四种情况：1、U1功能损坏，其第4脚在测试过程中没有翻转， 保持固定低电平；2、U1的第4脚由于内部三极管损坏而短路到地；3、U3的第5脚短路到地；4、U2的第3脚对地不完全短路，有一个固定低电阻下面是对上述情况的检测方法：如果近似为零,第一种情况:测量U1第4脚对地阻抗，如果该脚 逻辑状态正好是低电平，其阻抗不会很 低（大于10欧姆），如果该脚正处于较 低的高电平，阻抗将大于1千欧姆。如果对U1的在线功能测试结果是： 第4脚没有翻转，测试失败，使用者

18、应 将管脚状态视窗切换到阻抗显示模式， 比较U1第4脚与其它输出脚的对地阻 抗，如果各输出脚阻抗相等，则说明 U1 的内部功能损坏，应更换 U1。第二种情况：用三用表测量U1第4脚对地阻值，Qtech首创的“两点定位法”找到真正 短路点。Qtech系统产品中的 QT25和QT50短路追踪仪，是用于查找电路板短路故障的理想仪表。 右面两个图片说明了“两点定位法”的操作步骤： 首先把毫欧表的测量探针放在被测 脚焊点上面靠近管脚的根部 （如下图） ， 设置毫欧表的量程为 200 毫欧姆，测出 一个阻值；然后再把探针放在被测脚焊 点之外 3-4 毫米处的连接被测脚的附铜 线上（如下图），再读出一个阻值

19、。 如 果前一个阻值小于后一个阻值，则说明 短路点在被测芯片的内部驱动电路上。 此时无疑应更换该芯片。如果前一个阻 值大于后一个阻值，则说明短路点不在 被测芯片的内部，而是在芯片外部与其 相连的其它芯片上，或者是两者之间的 附铜线上。使用毫欧表所测短路阻值的大小视 短路程度而定，但是只要使用“两点定 位法”测出的前后两个阻值的大小不 同，就能够确定真正短路点的部位。 第三种情况：真正的故障点是U3的第5脚对地短 路（输入脚内部三极管击穿），但是对 U1进行功能测试时，却会由于其第 4脚 不能翻转而使测试失败。切换夹具视窗 到阻抗显示模式，比较U1第4脚与其它 输出脚的阻抗，发现第 4 脚阻抗明

20、显低 于其它脚的阻抗（近似为零）。此时使 用者并不能确定真正故障原因就是 U1， 而应使用QT25或QT50短路追踪仪进一 步测量。首先采用“两点定位法”确定 短路点是在 U1 内部，还是 U1 外部。经 测量发现短路点是在U1外部，这时用户 可通过被测板的电路图或使用 Qtech 的 线路跟踪功能，查出与U1第4脚相连接 的所有芯片。然后用短路追踪仪分别测 量这些芯片上与U1第4脚相连管脚的对 地阻值，发现 U3 的第 5 脚对地阻值最 低。这时将排除U1和U2的短路可能， 把问题集中在U3的第5脚上。再次使用“两点定位法”，确定短路点是在 U3第 5脚的内部。这时应更换U3芯片。不过，如果

21、此时为了更加有把握而对U3进行功能测试的话，可能仍然出现测 试通过的结果 。这是因为该芯片虽然第 5 脚内部对地短路，但仍有一定阻值，只 要该阻值大于测试仪的最小可驱动阻 值，且 U3 内部的逻辑功能并未损坏的 话，那么对该芯片的功能测试就能通 过。例如象 7400的反及闸，如果其某个 输入脚短路到地，其功能测试仍然能够 通过。对于这种情况，使用者只能通过 与学习好板的结果相比较的办法来确定 故障点了。然而对本例来说，只要测出 U3第5脚内部对地短路，就能确定是 U3 损坏。因为电路设计者不可能将芯片的 输出脚短路到地。第四种情况：U2 第 3 脚对地不完全短路，用三用 表测量该脚对地电阻约为

22、 10欧姆。用户切记：正常芯片的输出、输入 脚对地电阻不会在 10-40 欧姆之间。此时测试 U1 将会测试失败（因为 U1 第 4 脚不能正常驱动如此低阻值的输 入脚），荧幕上显示 U1 第 4 脚为低阻状 态。用三用表测试该脚对地电阻也是 10 欧姆左右。为了找出不完全短路的确切 部位，普通的毫欧表已无能为力了，因 为此时被测脚对地有一个 10 欧姆左右的 阻值。为解决该问题， QT50 短路追踪仪 设计了调节测量零位的功能，能够屏蔽 掉 10-20 欧姆的固定阻值 ?。具体操作步 骤是：设置测量零位为 10 欧姆，量程为 200毫欧姆，然后按照上述第三种情况下 的步骤进行测量。四、总线争

23、用问题对总线器件（如74245）进行在线功能测试时，由于其双向输入/输出脚可能受 到通过总线与其相连的其它器件的影响而使测试失败。总线器件在被测板加电后可能会处于使能状态，使其输出 /输入脚不在三态高阻状 态。左图为测试总线器件出现总线争用时的结果视窗。为 消除总线争用的影响，使被测芯片测试通过，使用者必须 隔离有关的总线器件。左图中的测试结果显示：74245的第3,4,9脚没有翻 转，测试失败。此时使用者应从管脚状态中查看芯片各脚 的动态阻抗，确定是否有短路到地或对地电阻极低（小于5欧姆）的管脚。从右上图中可注意到第11,16和17脚对地阻抗大约290欧姆，其它输出、输入脚对地阻抗都在17-

24、23欧姆之间。前者表明管脚牌逻辑高状态，后者表明管脚处于逻辑低状态。第2脚测试通过，未受到总线争用的影响，因为其输出脚能够承受相连器件的下拉影响。使用者必须能够分辨清楚测试失败是由于总线争用引起，还是因器件功能损坏 所致。本例中，测试失败的原因是总线争用。为了对器件进行完整测试，使用者必 须隔离有关总线器件，使其输出脚处于高阻状态，对被测器件不产生影响。下图中芯片的第 3脚在作为输出脚时受到相连芯片的下拉作用而不能产生翻DIR10E19A1bA1201ieE116A2A2317)17放大后的波形1 m n I-*1 1_J LIT-n_r-lj-l_l_li i_rl1l_转。当第3脚作为输入

25、脚时，由于 QT200最大驱动电流为650毫安，所以即使第3 脚被其它芯片下拉，QT200仍然能够对第3脚上拉到高电位，因此可测试第17脚。 如果该芯片功能损坏，此时对第17脚的输出测试也不可能通过。实际测试结果是第 17脚输出测试通过了，显然不是该芯片的功能损坏，而是总线争用问题。（一）如何判断哪个芯片引起总线争用而必须设置隔离呢?1、如果使用者有被测板的电路 原理图，首先查出与被测芯片相连的所有其它总线芯片，通常电路中的总线芯 片可分为以下三类：a, 使能端接其它芯片的输出端；b, 两个或两个以上的总线芯片的使 能端相连；c, 使能端直接与地或+5v电源相接。 对于第一类总线芯片，应对每个

26、使 能端设置隔离，方法是在QT200的飞线 通道（从FCO到FC7设置相应的逻辑 电平，分别接到这些使能端上；对于第 二类总线芯片，则只设置一个隔离通 道，接到其中一个芯片的使能端；而对 于第三类总线芯片，是不能直接进行隔 离设置的，因为隔离通道不能对其使能 端实施反向驱动。一般处理原则是先设 置前两类总线芯片，看被测芯片的测试 结果是否满意（即从结果中可以判断芯 片的好坏），如果是，则不考虑对第三 类总线芯片的隔离；如果仍不满意，再 米取措施对第三类总线芯片进行隔 离。一般是采用割线方法将使能端与地 或+5v电源断开，然后再对其设置隔离。经过设置隔离点后重测芯片。如果 测试通过，再逐个去掉所

27、设置的隔离通 道，重新测试。出现测试失败时去掉隔 离设置的总线芯片就是产生总线争用 的芯片。重新接上该芯片的隔离通道， 继续按上述方法检验其它未确定的总 线芯片。直到最后查出所有需要设置隔 离的总线芯片（在板学习方式中，启动 其中的记事本，记录下来哪些芯片的测 试需要隔离哪些总线芯片，在检修坏板 时将给予很大帮助）。数位示波器测试视窗互动式 QSM/VI方式中的 VT显示方式2、如果使用者没有电路图，可利用QSM/VI测试方式中的扫描测试，找出与被测芯片相连接的其它总线芯片。具体方法是: QSM/VI测试视窗，自订一个待测芯片名 称，设置管脚数为40,测量频率为312Hz, 使用QT200用于

28、电路跟踪的电缆（有两个 20脚的夹具），把夹具1接到正在进行功 能测试的总线芯片上（夹具第1脚对着芯片 的第1脚），夹具2接到被测板上任意的其 它总线芯片上，然后开始扫描测试。如果两从 ICFT测试方式中直接进入交互式r ry?广Pitta丄厂Rdl 广Zi厂陶2O-WKianriKa IrilDLi阿下Frg亡_3 厂 *r 业跖 aw r matzjTimmDI1 Inleralive个芯片之间存在连接关系，在荧幕上的视窗中将显示出来。其中1-20脚代表夹具1所接的芯片，21-40脚代表夹具2所接的芯片。假若视窗中的第5脚和第35脚都标 注L1符号，则说明第一个芯片的第 5脚与第二芯片的第

29、15脚相连接。（二）如何利用系统的数位示波器功能判断总线器件的好坏？在测试总线器件时，如果不能通过隔离方式判断器件的好坏，可利用本系统的最新功能-数位示波器（DSO方式进行测试，基本操作方法如下：1）将被测板上焊下的晶体重新焊好，使板上有正常的时钟运行。2）连接测试探针到合适的通道上（注意：不同版本的系统软件所选的探针通道 是不一样的）3）从测试视窗中的工具列中按 DSC键，启动数位示波器方式。4）接通被测板供电电源5）依次将探针接到被测总线器件的不同管脚上，从荧幕上可看到被测管脚的实际信号。如果信号是高低翻转变化的，则说明该管脚功能正常。如果信号电位在1.2v 到1.8v之间固定不变，则对该

30、管脚应特别注意，这可能是因为该管脚功能损坏，或 者是该脚为输出脚处于开路状态。此时可检测晶体附近的7404芯片，因为该芯片常被用于时钟电路。用探针测试 7404的输出脚，应有波形信号？。如果没有，再检测 被测板供电是否正常、晶体是否损坏。注意，检测时钟信号时示波器应选择100K阻抗，这样可避免对晶振电路的影响。为了检测管脚是否处于悬空状态，可选择示波器阻抗为10K。如果管脚确实悬空（其阻抗大于1兆欧姆），那么探针接触该脚时，10K的阻抗将把该脚下拉为低 电平。如果该脚没有悬空，而是有固定电平，则探针不会使其下拉为低。由此即可 判断管脚的真正状态。用户应掌握的关键一点是，如果管脚在电路在被使用，

31、则应能翻转；如果未被 使用，则会保持固定高或低电平。利用带电 VI曲线方式测量管脚的逻辑低与真正的 短路到地是有明显区别的。五、输 出 端 接 电 容 负 载某些电路在设计上如果对工作速度的要求不高，就在驱动芯片的输出端接上电 容器件，以便消除电路中的毛刺干扰。对这种电路中的芯片进行在线功能测试时， 经常出现测试失败。对此用户必须给予重视。右图中的第 2,5,6,9,12 等管脚出现测试错误，这些脚的输出象是被固定到逻辑 高电位上。第 6 脚波形（存在阶梯形）好象是放电后才到了逻辑低电位；管脚状态 视窗中显示第 2 脚阻抗为 8 欧姆，该阻值远远低于正常芯片输出脚可驱动的阻值。出现这种测试结果

32、，是由于被测芯片的输出端接了不同容量的电容器。第 2 脚上的电容器电容量最大，是10UF;第5脚电容是4.7UF;第6脚电容更小，第12脚电容最小。为了验证芯片测试失败的原因是测 试速度的问题，使用者可设置较慢的测 试时基再重新测试，如果测试通过，即 说明芯片的输出端接有电容器件。当系 统以较慢的速度测试时，芯片管脚上的 电容在输出发生状态变化时能够有较长时间完成充放电过程，这样对芯片的 测试就不会出现测试失败。QT200测试 仪能够自动识别出测试结果中的速度 问题，适时提示使用者调整测试时基， 以较慢的速度重新测试。在线功能测试中，如果由于某个管脚固定为高电平而使测试失败，可从以 下三个方面

33、分析处理：1、该管脚接了电容器件-调低测试时基后重新测试，能够通过测试。2、该管脚内部功能损坏一一调低测试时基后重新测试，仍然不能通过3、电路中存在总线争用问题隔离有关总线器件后重新测试。从下面的图中可以看出，当测试时基调整到256微秒脉冲时，第2脚有足够时间回应电容的充放电过程。但是测试结果报告该脚输出有电平错误，对此可进一步 降低测试速度，再测一次。结果表明：当测试时基调整到512微秒脉冲时，所有的输出脚都能测试通过。当测试时基为256微秒脉冲|放大波形时，第6脚测试通过。六、功能学习和比较错误下图显示了器件功能比较测试后的结果，管脚2在学习和比较测试结果中都是对地短路，对此用户可不作考虑

34、。然而，如果比较测试结果中显示第2脚悬空（FLT）， 则表示该脚处于开路状态，这时使用者应检查该脚焊点及对外的连接线是否正常。2jmv.L 工h ai - .a mr :XMrMEMCr K- I-.- I -ft JL I 4* .在夹具状态视窗中靠外边的阴影 部分显示的是学习结果，里边显示的是 当前测试的结果。图中显示出第1,4脚比较结果不 同，学习结果中是悬空状态，而当前状 态是正常的逻辑电位。对于总线器件，这种情况时常发 生，因为在线功能测试中，电路板上总 线器件的使能端常常受到未知且不固 定的逻辑电平的触发而使其输出状态 也经常发生随机性的改变。出现这种情况时，使用者应对该器件重新测

35、试几次，检查其管脚状态是否还有 变化，如果几次测试结果始终出现相同的比较错误，使用者应检查相应管脚的阻抗。如果悬空脚在不断变化，这一般也不是问题。如果器件测试通过而有些管脚始 终为固定电平，建议用户检查比较管脚的阻抗；如果同一条总线上的管脚阻抗基本 相等，那么可以确定该器件没有问题。如果相同类型管脚的阻抗比较相差较大，则表示在器件的I/O端存在问题。七、计数器产生的时序问题在检测计数器类器件（如7492）中也时常遇到与时序有关的问题，这是多数在 线功能测试仪都不可避免的。出现这类问题的原因主要是：a, 异步设计；b, 由于反向驱动电流而产生的噪声干扰 ;c, 被测板上有自身的脉冲信号触发了被测

36、器件。 图中显示以库存时基测试时，出现测试失败的结果。第 11 脚的波形显示该脚有输出但与期望输出的波形不一致。 在此用户应明白：如果输出脚内部功能损坏，就不会有回应波形输出。因此通 过对该芯片测试波形的分析， 就可确定该 芯片是好的，出现测试失败完全是时序问题。右图说明当调整测试时基为 32 微秒每时钟时，器件测试通过。但是这时的测试 结果并不稳定，再次测试有时又出现测试失败的结果。这是由该芯片的功能特性所 决定的。实际测试中还会发现：不同厂家、批次的同一种芯片的测试结果也各不相 同，这是由于其抗干扰能力的差异而造成的。八、触发器产生的时序问题（示例一）在线测试触发器时也经常由于时序问题而出

37、现好器件测试失败的情况。右图示例中，测试失败的真正原因是由于芯片输出脚接了电容负载。电容的充放电作用使得输出波形出现异常。这种 问题可以通过降低测试速度（测试时基） 的方式来解决。从波形视窗中可看出第5 脚输出波形的下降沿出现测试错误。实际情况是第5脚接了电容器件。由于电容的充放电，放慢了第 5脚状态 变化的速度，所以造成测试失败。从右面放大的波形图中可清楚地看 出这种时序上的问题。黄色波形是期望21rft_生 EW| u r53Dmu idsEMpJ Iraa9&MX-js*i SEE 伽 J I jS9 ,阿HE1QJC114D I11 bQI5-aQv暫an1Qn片iCLR1J11(iD；匚11i0吳X9Dnr iDid盯i.BHUI