2011年硬件工程师应聘笔试题及答案

1什么是建立时间和保持时间P12什么是竞争与冒险现象怎样判断如何消除P13请画出用D触发器实现2倍分频的逻辑电路什么是状态图P14什么是“线与“逻辑，要实现它，在硬件特性上有什么具体要求P15什么是同步逻辑和异步逻辑P16LATCH与REGISTER的区别,为什么现在多用REGISTER行为级描述中LATCH如何产生的。P17什么是锁相环（PLL）锁相环的工作原理是什么P18你知道那些常用逻辑电平TTL与COMS电平可以直接互连吗P19可编程逻辑器件在现代电子设计中越来越重要，请问A你所知道的可编程逻辑器件有哪些B试用VHDL或VERILOG、ABLE描述8位D触发器逻辑。P1210设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题P2311用逻辑门和CMOS电路实现ABCDP312用一个二选一MUX和一个INV实现异或P313给了REG的SETUP,HOLD时间，求中间组合逻辑的DELAY范围。P314如何解决亚稳态P3417用MOS管搭出一个二输入与非门P418集成电路前段设计流程，写出相关的工具。P4519名词IRQ,BIOS,USB,VHDL,SDRP521用波形表示D触发器的功能P523WHATISPCCHIPSETP526DSP和通用处理器在结构上有什么不同，请简要画出你熟悉的一种DSP结构图P5627DSP（数字信号处理芯片）、CPU（中央处理器）、MCU（微控制器）在结构、特点、功能以及用途上的区别P628请写出8，7的二进制补码，和二进制偏置码P6729中断的概念和中断的流程P730名词SRAM,SSRAM,SDRAMP731信号与系统时域与频域关系P732模拟电子电路总结P7833串行通信与并行通信异同，特点，比较。P834RS232C高电平脉冲对应的TTL逻辑是负。P935放大电路的频率补偿的目的是什么，有哪些方法P936什么是耐奎斯特定律，怎么由模拟信号转为数字信号P937数字电子电路总结P91039DMA原理和主要功能P1040、IIR，FIR滤波器的异同。P1041、列举你知道的几种电容比如铝电解电容、电解电容、P101写出下列常用电子工程术语的中文名称P10硬件电路设置看门狗定时器的目的是P113中断向量表中存储的内容是P114中断服务程序的开头一般进行的操作是P11674L373被称为透明锁存器，“透明”一词的含义是指P117FLASH存储器的写寿命大约P118C语言中，DOWHILE和WHILE语法的区别是P11C语言中，全局变量、STATIC局部变量和非STATIC局部变量的存储空间占用是有区别的P111、同步电路和异步电路的区别是什么P11上拉电阻阻值的选择原则包括P111212、IC设计中同步复位与异步复位的区别P1213、MOORE与MEELEY状态机的特征P1214、多时域设计中,如何处理信号跨时域P1215、给了REG的SETUP,HOLD时间，求中间组合逻辑的DELAY范围P1216、时钟周期为T,触发器D1的寄存器到输出时间最大为T1MAX，最小为T1MIN。组合逻辑电路最大延迟为T2MAX,最小为T2MIN。问，触发器D2的建立时间T3和保持时间应满足什么条件P1218、说说静态、动态时序模拟的优缺点P1219、一个四级的MUX,其中第二级信号为关键信号如何改善TIMINGP121、基尔霍夫定理的内容是什么P122、描述反馈电路的概念，列举他们的应用P123、有源滤波器和无源滤波器的区别P12132、平板电容公式CS/4KD。（未知）P133、最基本的如三极管曲线特性。（未知）P134、描述反馈电路的概念，列举他们的应用P135、负反馈种类P13NANDFLASH和NORFLASH的区别P1415名词SRAM、SSRAM、SDRAMP156、FPGA和ASIC的概念，他们的区别。（未知）P157、什么叫做OTP片、掩膜片，两者的区别何在P158、单片机上电后没有运转，首先要检查什么P166、放大电路的频率补偿的目的是什么，有哪些方法（仕兰微电子）7、频率响应，如怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）8、给出一个差分运放，如何相位补偿，并画补偿后的波特图。（凹凸）9、基本放大电路种类10、给出一差分电路，告诉其输出电压Y和Y,求共模分量和差模分量。（未知）LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图33、DAC和ADC的实现各有哪些方法（仕兰微电子）34、A/D电路组成、工作原理。（未知）19、一个四级的MUX,其中第二级信号为关键信号如何改善TIMING。（威盛VIA20031106上海笔试试题）23、化简FA,B,C,DM1,3,4,5,10,11,12,13,14,15的和。（威盛）26、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大（仕兰微电子）35、利用4选1实现FX,Y,ZXZYZ。（未知）36、给一个表达式FXXXXXXXXXXXXXXXXX用最少数量的与非门实现（实际上就是化简）。48、D触发器和D锁存器的区别。（新太硬件面试）49、简述LATCH和FILPFLOP的异同。（未知）61、BLOCKINGNONBLOCKING赋值的区别。（南山之桥）78、SRAM，FALSHMEMORY，及DRAM的区别（新太硬件面试）DSP最应该懂得的问题1什么是建立时间和保持时间建立时间SETUPTIME和保持时间（HOLDTIME）。建立时间是指在触发器时钟沿到来前，数据信号保持不变的时间。保持时间是指在触发器时钟沿到来以后，数据信号保持不变的时间。如果不满足建立和保持时间的话，那么DFF将不能正确地采样到数据，将会出现METASTABILITY的情况。如果数据信号在时钟沿触发前后持续的时间均超过建立和保持时间，那么超过量就分别被称为建立时间裕量和保持时间裕量。2什么是竞争与冒险现象怎样判断如何消除在组合逻辑中，由于门的输入信号通路中经过了不同的延时，导致到达该门的时间不一致叫竞争。产生毛刺叫冒险。如果布尔式中有相反的信号则可能产生竞争和冒险现象。解决方法一是接入滤波电容，二是引入选通脉冲，三是增加冗余项（只能消除逻辑冒险而不能消除功能冒险）。3请画出用D触发器实现2倍分频的逻辑电路什么是状态图答D触发器的输出端加非门接到D端，实现二分频。状态图是以图形方式表示输出状态转换的条件和规律。用圆圈表示各状态，圈内注明状态名和取值。用表示状态间转移。条件可以多个4什么是“线与“逻辑，要实现它，在硬件特性上有什么具体要求线与逻辑是两个输出信号相连可以实现与的功能。在硬件上，要用OC/OD门来实现，由于不用OC门可能使灌电流过大，而烧坏逻辑门。同时在输出端口应加一个上拉电阻。5什么是同步逻辑和异步逻辑同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间没有固定的因果关系。电路设计可分类为同步电路和异步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异步电路不使用时钟脉冲做同步。异步电路主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，其逻辑输出与任何时钟信号都没有关系，译码输出产生的毛刺通常是可以监控的。同步电路是由时序电路寄存器和各种触发器和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿或下降沿完成的。6LATCH与REGISTER的区别,为什么现在多用REGISTER行为级描述中LATCH如何产生的。LATCH是电平触发，REGISTER是边沿触发，REGISTER在同一时钟边沿触发下动作，符合同步电路的设计思想，而LATCH则属于异步电路设计，往往会导致时序分析困难，不适当的应用LATCH则会大量浪费芯片资源。7什么是锁相环（PLL）锁相环的工作原理是什么锁相环是一种反馈电路，其作用是使得电路上的时钟和某一外部时钟的相位同步。PLL通过比较外部信号的相位和由压控晶振（VCXO）的相位来实现同步的，在比较的过程中，锁相环电路会不断根据外部信号的相位来调整本地晶振的时钟相位，直到两个信号的相位同步。在数据采集系统中，锁相环是一种非常有用的同步技术，因为通过锁相环，可以使得不同的数据采集板卡共享同一个采样时钟。因此，所有板卡上各自的本地80MHZ和20MHZ时基的相位都是同步的，从而采样时钟也是同步的。因为每块板卡的采样时钟都是同步的，所以都能严格地在同一时刻进行数据采集。8你知道那些常用逻辑电平TTL与COMS电平可以直接互连吗逻辑电平参见硬件研发一文档。逻辑电平有TTL、CMOS、LVTTL、ECL、PECL、GTL；RS232、RS422、LVDS等TTL和CMOS不可以直接互连，由于TTL是在0336V之间，而CMOS则是有在12V的有在5V的。CMOS输出接到TTL是可以直接互连。TTL接到CMOS需要在输出端口加一上拉电阻接到5V或者12V。9可编程逻辑器件在现代电子设计中越来越重要，请问A你所知道的可编程逻辑器件有哪些（简单）PROM，PAL，GAL，PLA，（复杂）CPLD，FPGAFPGAFIELDPROGRAMMABLEGATEARRAYCPLDCOMPLEXPROGRAMMABLELOGICDEVICE10设想你将设计完成一个电子电路方案。请简述用EDA软件（如PROTEL）进行设计（包括原理图和PCB图）到调试出样机的整个过程。在各环节应注意哪些问题PROTEL项目设计流程1系统功能分析硬件设计工程师与PCB设计工程师沟通，分析电路组成，熟悉电路框图；2原理图符号设计（1）常用的原理图符号在元件库中查找；（2）特殊的原理图符号在原理图库元器件编辑器中自主设计；3原理图设计（1）摆放元器件；（2）元器件导线连接；（3）修改元器件序号和参数；（4）进行ERC检查，并修改，直至ERC检查100通过；4编制元器件封装表（1）查找元器件资料，确定元器件封装类型；（2）常用的元器件封装在封装库中查找；（3）特殊的元器件封装在封装编辑器中自主设计；5网络表设计（1）修改元器件的封装类型；（2）生成网络表；（3）在PCB编辑器中随意绘制KEEPOUT层；（4）在PCB编辑器中导入网络表；（5）修改网络表中的错误直至100导入；6PCB设计规划（1）在PCB编辑器中按照要求绘制KEEPOUT层；（2）元器件布局（3）布局优化7布线规则设计（1）信号类型区分；（2）设置RULE各项属性；8布线设计（1）单面板设计；（2）多层板设计；9覆铜设计（1）覆铜区域规划；（2）覆铜网络选择；（3）覆铜；11用逻辑门和CMOS电路实现ABCD12用一个二选一MUX和一个INV实现异或13给了REG的SETUP,HOLD时间，求中间组合逻辑的DELAY范围。DELAYTT2MAX,T3HOLDT1MINT2MIN18、说说静态、动态时序模拟的优缺点。（威盛VIA20031106上海笔试试题）静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题；19、一个四级的MUX,其中第二级信号为关键信号如何改善TIMING。（威盛VIA）关键将第二级信号放到最后输出一级输出，同时注意修改片选信号，保证其优先级未被修改。（关键路径就是指那些延迟大于相应周期时间的路径，消除关键路径的延迟要从消减路径中的各部分延迟入手。采用了这样的约束之后，关键路径通常都能被消除了，那么能不能这样说，一个设计模块如果中和后没有关键路径那么此设计应该是好的吗）模拟电路1、基尔霍夫定理的内容是什么基尔霍夫定律包括电流定律和电压定律电流定律在集总电路中，任何时刻，对任一节点，所有流出节点的支路电流的代数和恒等于零。电压定律在集总电路中，任何时刻，沿任一回路，所有支路电压的代数和恒等于零。2、描述反馈电路的概念，列举他们的应用。反馈，就是在电子系统中，把输出回路中的电量输入到输入回路中去。反馈的类型有电压串联负反馈、电流串联负反馈、电压并联负反馈、电流并联负反馈。负反馈的优点降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用。电压负反馈的特点电路的输出电压趋向于维持恒定。电流负反馈的特点电路的输出电流趋向于维持恒定。3、有源滤波器和无源滤波器的区别无源滤波器这种电路主要有无源元件R、L和C组成。有源滤波器集成运放和R、C组成，具有不用电感、体积小、重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率难以做得很高。无源滤波装置该装置由电容器、电抗器，有时还包括电阻器等无源元件组成，以对某次谐波或其以上次谐波形成低阻抗通路，以达到抑制高次谐波的作用；由于SVC的调节范围要由感性区扩大到容性区，所以滤波器与动态控制的电抗器一起并联，这样既满足无功补偿、改善功率因数，又能消除高次谐波的影响。国际上广泛使用的滤波器种类有各阶次单调谐滤波器、双调谐滤波器、二阶宽颇带与三阶宽频带高通滤波器等。1）单调谐滤波器一阶单调谐滤波器的优点是滤波效果好，结构简单；缺点是电能损耗比较大，但随着品质因数的提高而减少，同时又随谐波次数的减少而增加，而电炉正好是低次谐波，主要是27次，因此，基波损耗较大。二阶单调谐滤波器当品质因数在50以下时，基波损耗可减少2050，属节能型，滤波效果等效。三阶单调谐滤波器是损耗最小的滤波器，但组成复杂些，投资也高些，用于电弧炉系统中，2次滤波器选用三阶滤波器为好，其它次选用二阶单调谐滤波器。2）高通（宽频带）滤波器，一般用于某次及以上次的谐波抑制。当在电弧炉等非线性负荷系统中采用时，对5次以上起滤波作用时，通过参数调整，可形成该滤波器回路对5次及以上次谐波的低阻抗通路。有源滤波器虽然无源滤波器具有投资少、效率高、结构简单及维护方便等优点，在现阶段广泛用于配电网中，但由于滤波器特性受系统参数影响大，只能消除特定的几次谐波，而对某些次谐波会产生放大作用，甚至谐振现象等因素，随着电力电子技术的发展，人们将滤波研究方向逐步转向有源滤波器（ACTIVEPOWERFLITER，缩写为APF）。APF即利用可控的功率半导体器件向电网注入与谐波源电流幅值相等、相位相反的电流，使电源的总谐波电流为零，达到实时补偿谐波电流的目的。它与无源滤波器相比，有以下特点A不仅能补偿各次谐波，还可抑制闪变，补偿无功，有一机多能的特点，在性价比上较为合理；B滤波特性不受系统阻抗等的影响，可消除与系统阻抗发生谐振的危险；C具有自适应功能，可自动跟踪补偿变化着的谐波，即具有高度可控性和快速响应性等特点2、平板电容公式CS/4KD。（未知）3、最基本的如三极管曲线特性。（未知）三极管外部各极电压和电流的关系曲线，称为三极管的特性曲线，又称伏安特性曲线。它不仅能反映三极管的质量与特性，还能用来定量地估算出三极管的某些参数，是分析和设计三极管电路的重要依据。对于三极管的不同连接方式，有着不同的特性曲线。应用最广泛的是共发射极电路，其基本测试电路如图Z0118所示，共发射极特性曲线可以用描点法绘出，也可以由晶体管特性图示仪直接显示出来。一、输入特性曲线在三极管共射极连接的情况下，当集电极与发射极之间的电压UBE维持不同的定值时，UBE和IB之间的一簇关系曲线，称为共射极输入特性曲线，如图Z0119所示。输入特性曲线的数学表达式为IBF（UBE）|UBE常数GS0120由图Z0119可以看出这簇曲线，有下面几个特点（1）UBE0的一条曲线与二极管的正向特性相似。这是因为UCE0时，集电极与发射极短路，相当于两个二极管并联，这样IB与UCE的关系就成了两个并联二极管的伏安特性。（2）UCE由零开始逐渐增大时输入特性曲线右移，而且当UCE的数值增至较大时（如UCE1V），各曲线几乎重合。这是因为UCE由零逐渐增大时，使集电结宽度逐渐增大，基区宽度相应地减小，使存贮于基区的注入载流子的数量减小，复合减小，因而IB减小。如保持IB为定值，就必须加大UBE，故使曲线右移。当UCE较大时（如UCE1V），集电结所加反向电压，已足能把注入基区的非平衡载流子绝大部分都拉向集电极去，以致UCE再增加，IB也不再明显地减小，这样，就形成了各曲线几乎重合的现象。（3）和二极管一样，三极管也有一个门限电压V，通常硅管约为0506V，锗管约为0102V。二、输出特性曲线输出特性曲线如图Z0120所示。测试电路如图Z0117。输出特性曲线的数学表达式为由图还可以看出，输出特性曲线可分为三个区域（1）截止区指IB0的那条特性曲线以下的区域。在此区域里，三极管的发射结和集电结都处于反向偏置状态，三极管失去了放大作用，集电极只有微小的穿透电流ICEO。（2）饱和区指绿色区域。在此区域内，对应不同IB值的输出特性曲线簇几乎重合在一起。也就是说，UCE较小时，IC虽然增加，但IC增加不大，即IB失去了对IC的控制能力。这种情况，称为三极管的饱和。饱和时，三极管的发射给和集电结都处于正向偏置状态。三极管集电极与发射极间的电压称为集一射饱和压降，用UCES表示。UCES很小，通常中小功率硅管UCES05V；三极管基极与发射极之间的电压称为基一射饱和压降，以UCES表示，硅管的UCES在08V左右。OA线称为临界饱和线（绿色区域右边缘线），在此曲线上的每一点应有|UCE|UBE|。它是各特性曲线急剧拐弯点的连线。在临界饱和状态下的三极管，其集电极电流称为临界集电极电流，以ICS表示；其基极电流称为临界基极电流，以IBS表示。这时ICS与IBS的关系仍然成立。（3）放大区在截止区以上，介于饱和区与击穿区之间的区域为放大区。在此区域内，特性曲线近似于一簇平行等距的水平线，IC的变化量与IB的变量基本保持线性关系，即ICIB，且ICIB，就是说在此区域内，三极管具有电流放大作用。此外集电极电压对集电极电流的控制作用也很弱，当UCE1V后，即使再增加UCE，IC几乎不再增加，此时，若IB不变，则三极管可以看成是一个恒流源。在放大区，三极管的发射结处于正向偏置，集电结处于反向偏置状态。4、描述反馈电路的概念，列举他们的应用。（仕兰微电子）电子电路中的反馈电路反馈电路在各种电子电路中都获得普遍的应用,反馈是将放大器输出信号电压或电流的一部分或全部,回授到放大器输入端与输入信号进行比较相加或相减,并用比较所得的有效输入信号去控制输出,这就是放大器的反馈过程凡是回授到放大器输入端的反馈信号起加强输入原输入信号的,使输入信号增加的称正反馈反之则反按其电路结构又分为电流反馈电路和电压反馈电路正反馈电路多应用在电子振荡电路上,而负反馈电路则多应用在各种高低频放大电路上P因应用较广,所以我们在这里就负反馈电路加以论述负反馈对放大器性能有四种影响1负反馈能提高放大器增益的稳定性2负反馈能使放大器的通频带展宽3负反馈能减少放大器的失真4负反馈能提高放大器的信噪比5负反馈对放大器的输出输入电阻有影响图F1（暂时没有）是一种最基本的放大器电路,这个电路看上去很简单,但其实其中包含了直流电流负反馈电路和交流电压负反馈电路图中的R1和R2为BG的直流偏置电阻,R3是放大器的负载电阻,R5是直流电流负反馈电阻,C2和R4组成的支路是交流电压负反馈支路,C3是交流旁路电容,它防止交流电流负反馈的产生一直流电流负反馈电路晶体管BG的基极电压VB为R1和R2的分压值,BG发射极的电压VE为IER5那么BG的B、E间的电压VBVEVBIER5当某种原因如温度变化引起BG的IE则VE,BG基发极的电压VBVEVBIER5这样使IE使直流工作点获得稳定这个负反馈过程是由于IE所引起的,所以属于电流负反馈电路其中发射极电容C3是提供交流通路的,因为如果没有C3,放大器工作时交流信号同样因R5的存在而形成负反馈作用,使放大器的放大系数大打折扣二交流电压负反馈电路交流电压负反馈支路由R4,C4组成,输出电压经过这条支路反馈回输入端由于放大器的输出端的信号与输入信号电压在相位上是互为反相的,所以由于反馈信号的引入削弱了原输入信号的作用所以是电压负反馈电路R4是控制着负反馈量的大小,C4起隔直流通交流的作用当输入的交流信号幅值过大时,如果没有R4和C4的负反馈支路,放大器就会进入饱和或截止的状态,使输出信号出现削顶失真由于引入了负反馈使输入交流信号幅值受到控制,所以避免了失真的产生论反馈电路的作用具体的作用很难说，总之，是将输出信号再叠加到输入信号中来达到某种目的。作用就看你的需要了，有时是要让电路稳定（负反馈），例如线性放大；有时是要让电路不稳定（正反馈），例如非线性放大、振荡等。一个电路或者系统可能会有很多个反馈，直流反馈、交流反馈、电压反馈、电流反馈、正反馈、负反馈等可能同时使用。这些反馈的存在就好象日常生活中的人们获取信息一样正常。当然，以上也是相对来说5、负反馈种类（电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈）；负反馈的优点（降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大器的线性和非线性失真，有效地扩展放大器的通频带，自动调节作用）（未知）NANDFLASH和NORFLASH的区别NOR和NAND是现在市场上两种主要的非易失闪存技术。FLASH的架构大致上可分为具程序执行能力的NOR架构以及储存数据的NAND和AND架构，FLASH与其它新兴非挥发性技术相较，最大的优势在于其可以用一般的半导体制程生产、成本低，但是其读写速度较DRAM慢，可擦写次数也有极限NOR的特点是芯片内执行XIP,EXECUTEINPLACE，这样应用程序可以直接在FLASH闪存内运行，不必再把代码读到系统RAM中。NOR的传输效率很高，在14MB的小容量时具有很高的成本效益，但是很低的写入和擦除速度大大影响了它的性能。NOR的地址空间是线性访问的。被称为CODEFLASH。NAND结构能提供极高的单元密度，可以达到高存储密度，并且写入和擦除的速度也很快。应用NAND的困难在于FLASH的管理和需要特殊的系统接口。NAND以PAGE形式进行读写访问，512MB1SECTOR，32SECTOR1BLOCK。与FAT16相似，称为SSFD（SOLIDSTATEFLASHDISK）。固有数据完整性缺陷。被称为DATAFLASH。性能比较FLASH闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何FLASH器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。NOR与NAND的区别性能比较FLASH闪存是非易失存储器，可以对称为块的存储器单元块进行擦写和再编程。任何FLASH器件的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除。NAND器件执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位都写为0。由于擦除NOR器件时是以64128KB的块进行的，执行一个写入/擦除操作的时间为5S，与此相反，擦除NAND器件是以832KB的块进行的，执行相同的操作最多只需要4MS。执行擦除时块尺寸的不同进一步拉大了NOR和NAND之间的性能差距，统计表明，对于给定的一套写入操作（尤其是更新小文件时），更多的擦除操作必须在基于NOR的单元中进行。这样，当选择存储解决方案时，设计师必须权衡以下的各项因素。NOR的读速度比NAND稍快一些。NAND的写入速度比NOR快很多。NAND的擦除速度远比NOR快。NAND的擦除单元更小，相应的擦除电路更加简单。NAND的实际应用方式要比NOR复杂的多。NOR可以直接使用，并在上面直接运行代码，而NAND需要I/O接口，因此使用时需要驱动。接口差别NORFLASH带有SRAM接口，有足够的地址引脚来寻址，可以很容易地存取其内部的每一个字节。NAND器件使用复杂的I/O口来串行地存取数据，各个产品或厂商的方法可能各不相同。8个引脚用来传送控制、地址和数据信息。NAND读和写操作采用512字节的块，这一点有点像硬盘管理此类操作，很自然地，基于NAND的存储器就可以取代硬盘或其他块设备。NOR的特点是芯片内执行XIP,EXECUTEINPLACE,这样应用程序可以直接在FLASH闪存内运行,不必再把代码读到系统RAM中。NOR的传输效率很高,在14MB的小容量时具有很高的成本效益,但是很低的写入和擦除速度大大影响了它的性能。NAND结构能提供极高的单元密度,可以达到高存储密度,并且写入和擦除的速度也很快。应用NAND的困难在于FLASH的管理需要特殊的系统接口。5、名词SRAM、SSRAM、SDRAMSRAM静态RAMDRAM动态RAMSSRAMSYNCHRONOUSSTATICRANDOMACCESSMEMORY同步静态随机访问存储器。它的一种类型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地址、数据输入和其它控制信号均于时钟信号相关。这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据输入和输出都由地址的变化控制。SDRAMSYNCHRONOUSDRAM同步动态随机存储器6、FPGA和ASIC的概念，他们的区别。（未知）答案FPGA是可编程ASIC。ASIC专用集成电路，它是面向专门用途的电路，专门为一个用户设计和制造的。根据一个用户的特定要求，能以低研制成本，短、交货周期供货的全定制，半定制集成电路。与门阵列等其它ASICAPPLICATIONSPECIFICIC相比，它们又具有设计开发周期短、设计制造成本低、开发工具先进、标准产品无需测试、质量稳定以及可实时在线检验等优点。7、什么叫做OTP片、掩膜片，两者的区别何在OTPMEANSONETIMEPROGRAM，一次性编程MTPMEANSMULTITIMEPROGRAM，多次性编程OTP（ONETIMEPROGRAM）是MCU的一种存储器类型MCU按其存储器类型可分为MASK掩模ROM、OTP一次性可编程ROM、FLASHROM等类型。MASKROM的MCU价格便宜，但程序在出厂时已经固化，适合程序固定不变的应用场合；FALSHROM的MCU程序可以反复擦写，灵活性很强，但价格较高，适合对价格不敏感的应用场合或做开发用途；OTPROM的MCU价格介于前两者之间，同时又拥有一次性可编程能力，适合既要求一定灵活性，又要求低成本的应用场合，尤其是功能不断翻新、需要迅速量产的电子产品。8、单片机上电后没有运转，首先要检查什么首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源引脚之间的电压，看是否是电源电压，例如常用的5V。接下来就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开复位按钮的电压值，看是否正确。然后再检查晶振是否起振了，一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的“X10”档。另一个办法是测量复位状态下的IO口电平，按住复位键不放，然后测量IO口（没接外部上拉的P0口除外）的电压，看是否是高电平，如果不是高电平，则多半是因为晶振没有起振。另外还要注意的地方是，如果使用片内ROM的话（大部分情况下如此，现在已经很少有用外部扩ROM的了），一定要将EA引脚拉高，否则会出现程序乱跑的情况。有时用仿真器可以，而烧入片子不行，往往是因为EA引脚没拉高的缘故（当然，晶振没起振也是原因只一）。经过上面几点的检查，一般即可排除故障了。如果系统不稳定的话，有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚之间接上一个01UF的电容会有所改善。如果电源没有滤波电容的话，则需要再接一个更大滤波电容，例如220UF的。遇到系统不稳定时，就可以并上电容试试（越靠近芯片越好）。6、放大电路的频率补偿的目的是什么，有哪些方法（仕兰微电子）频率补偿目的就是减小时钟和相位差，使输入输出频率同步，以防频率变化衰减或丢失很多放大电路里都会用到锁相环频率补偿电路频率补偿及实现ALT“发送端的视频放大模块设计参考电路。“以PAL制式的视频信号为例，带宽为8MHZ，彩色副载波为443MHZ，色度信号带宽13MHZ。视频信号在双绞线传输时，不同的频率成分其衰减亦不同，在48MHZ每百米衰减约4158DB。信号的衰减随线缆长度、信号频率的增加而增加。只有接收端接收信号幅度基本一致时，才能收到满意的传输效果。理想的频率补偿曲线应与衰减曲线互补，才可输出满意的接收信号。频率补偿的基本思想即根据不同的衰减曲线视不同的频率成分给出不同的放大倍数，展宽通频带，从而实现均衡的视频输出。可供选择的补偿方法很多。常用的有负反馈补偿、发射极电容补偿、电感补偿等。负反馈补偿使放大器增益下降，但改善了电路的稳定性，展宽了电路的通频带，主要方法是在发射极接负反馈电阻RE；发射极电容补偿的方法是给发射极电阻RE1并联一个小电容CE1，CE1的阻抗随频率的升高而下降，则RE1对高分量的负反馈作用减弱，正好提升了高频信号增益。实践中RE1取4070，RE取47K时，CE1取值在1,0002,000PF；电感并联补偿主要是考虑三极管分布电容的影响。电路中设置电感，使其与分布电容振荡在高频端，实现高频补偿。较常见的补偿电路是在三极管发射极并联RC电路，RC电路的阻抗ZC1/C随着频率的升高而减少，实现放大电路增益随频率的升高而增大。一个RC电路有一个中心频率F0，如果传输距离较长，可以通过并联若干RC电路的办法实现分段补偿，参考电路如图3，各段补偿电路的中心频率由R、C决定，F01/2RC。ALT“图3参考电路“更方便的补偿措施是利用NE592的增益可调性能。如图4，调节RADJ使NE592提供不同的幅频特性。故只需根据实际的衰减曲线选择合适的RADJR、C串联，可实现理想的频率补偿效果，且无须附加电路，而这也是高频电路所期待的。实际上，在系统的发射端充分利用该特性对高频分量实现预提升，可进一步提高传输距离，参考电路见图2。实际应用中，并非高频补偿越大越好，尤其对彩色信号，其4431MHZ频率范围在黑白监视器中属于干扰信号，使图像产生网纹。因此一味提升高频增益恰恰适得其反。工程上不但要考虑高频补偿，还要考虑低频补偿、直流补偿及三极管实际放大电路中分布电容的影响7、频率响应，如怎么才算是稳定的，如何改变频响曲线的几个方法。（未知）频率响应是指将一个以恒电压输出的音频信号与系统相连接时，音箱产生的声压随频率的变化而发生增大或衰减、相位随频率而发生变化的现象，这种声压和相位与频率的相关联的变化关系称为频率响应。也是指在振幅允许的范围内音响系统能够重放的频率范围，以及在此范围内信号的变化量称为频率响应，也叫频率特性。在额定的频率范围内，输出电压幅度的最大值与最小值之比，以分贝数（DB）来表示其不均匀度可以改变频响曲线的带宽8、给出一个差分运放，如何相位补偿，并画补偿后的波特图。（凹凸）答1差分是放大两个电压之差的。相应的有单端。单端只放大一个电压信号。答2问问COMPUTER00单端运放的共模一般对于两级或者多级的运放才需要补偿。一般采用密勒补偿。例如两级的全差分运放和两级的双端输入单端输出的运放，都可以采用密勒补偿，在第二级（输出级）进行补偿。区别在于对于全差分运放，两个输出级都要进行补偿，而对于单端输出的两级运放，只要一个密勒补偿。9、基本放大电路种类（电压放大器，电流放大器，互导放大器和互阻放大器），优缺点，特别是广泛采用差分结构的原因。（未知）差动放大电路是构成多级直接耦合放大电路的基本单元电路。利用电路在结构上的对称性，可以有效抑制由于温度变化引起晶体管参数变化造成的电路静态工作点的漂移差分放大电路对差模输入信号有放大能力，差分放大电路对共模输入信号有抑制作用10、给出一差分电路，告诉其输出电压Y和Y,求共模分量和差模分量。（未知）UICYY/2UIDYY选择电阻时要考虑什么选择电阻是需要考虑电阻的功率阻值允许加载在其两端的最大电压允许通过的最大电流等等LC正弦波振荡器有哪几种三点式振荡电路，分别画出其原理图LC正弦波振荡器是用L、C元件组成选频网络的振荡器，一般用来产生1MHZ以上的高频正弦信号。根据LC调谐回路的不同连接方式，LC正弦波振荡器又可分为变压器反馈式（或称互感耦合式）、电感三点式和电容三点式三种33、DAC和ADC的实现各有哪些方法（仕兰微电子）二、模数转换器（ADC）模数转换指的是将输入的模拟量转换为数字量输出，实现这种转换功能的电路称为模数转换器，简称ADC（ANALOGDIGITALCONVERTER）。ADC按工作原理的不同可分为直接ADC和间接ADC。直接ADC有并联比较型和逐次渐进型等，直接ADC的转换速度快。间接ADC的转换速度慢，如双积分型ADC。并联比较型ADC、逐次渐进型ADC和双积分型ADC各有特点，应用在不同的场合。高速且精度要求不高，可以选用并联比较型ADC；低速、精度高且抗干扰强的场合，可以选用双积分型ADC；逐次渐进型ADC兼顾了两者的优点，速度较快、精度较高、价格适中，应用较为普遍。AD转换要经过采样、保持、量化和编码等过程。采样保持电路对输入模拟信号进行采样并保持，量化是对采样信号进行分级，编码则将分级后的信号转换成二进制代码。对模拟信号采样时，必须满足采样定理。一、数模转换器常见的数模转换电路（DAC）有多种类型权电阻网络DAC、倒T形电阻网络DAC、权电流网络DAC等。数模转换器将输入的二进制数字量转换成与之成正比的模拟量；模数转换器将输入的模拟电压转换成与之成正比的二进制数字量A/D转换模拟/数字转换，意思是模拟讯号转换为数字讯号；D/A转换数字/模拟转换，意思是数字讯号转换为模拟讯号；ADC模拟/数字转换器，DAC数字/模拟转换器34、A/D电路组成、工作原理。（未知）ADC的组成与ADC的电路形式ADC电路通常由两部分组成，它们是采样、保持电路和量化、编码电路。其中量化、编码电路是最核心的部件，任何ADC转换电路都必须包含这种电路。ADC电路的形式很多，通常可以并为两类间接法它是将采样保持的模拟信号先转换成与模拟量成正比的时间或频率，然后再把它转换位数字量。这种通常是采用时钟脉冲计数器，它又被称为计数器式。它的工作特点是工作速度低，转换精度高，抗干扰能力强。直接法通过基准电压与采样保持信号进行比较，从而转换位数字量。它的工作特点是工作速度高，转换精度容易保证。19、一个四级的MUX,其中第二级信号为关键信号如何改善TIMING。（威盛VIA20031106上海笔试试题）静态时序分析是采用穷尽分析方法来提取出整个电路存在的所有时序路径，计算信号在这些路径上的传播延时，检查信号的建立和保持时间是否满足时序要求，通过对最大路径延时和最小路径延时的分析，找出违背时序约束的错误。它不需要输入向量就能穷尽所有的路径，且运行速度很快、占用内存较少，不仅可以对芯片设计进行全面的时序功能检查，而且还可利用时序分析的结果来优化设计，因此静态时序分析已经越来越多地被用到数字集成电路设计的验证中。动态时序模拟就是通常的仿真，因为不可能产生完备的测试向量，覆盖门级网表中的每一条路径。因此在动态时序分析中，无法暴露一些路径上可能存在的时序问题；23、化简FA,B,C,DM1,3,4,5,10,11,12,13,14,15的和。（威盛）卡诺图化简一般是四输入，记住00011110顺序，013245761213151489111026、为什么一个标准的倒相器中P管的宽长比要比N管的宽长比大（仕兰微电子）和载流子有关，P管是空穴导电，N管电子导电，电子的迁移率大于空穴，同样的电场下，N管的电流大于P管，因此要增大P管的宽长比，使之对称，这样才能使得两者上升时间下降时间相等、高低电平的噪声容限一样、充电放电的时间相等35、利用4选1实现FX,Y,ZXZYZ。（未知）X,Y作为4选1的数据选择输入，四个数据输入端分别是Z或者Z的反相，0，136、给一个表达式FXXXXXXXXXXXXXXXXX用最少数量的与非门实现（实际上就是化简）。化成最小项之和的形式后根据AB（CD）ABCD48、D触发器和D锁存器的区别。（新太硬件面试）缓冲器可以增加系统的负载能力，比如数据缓冲器。锁存器可以实现对信号的暂时锁存，增加系统的输出能力。49、简述LATCH和FILPFLOP的异同。（未知）结论寄存器（REGISTER一般是指边沿触发的触发器，概念有点模糊。锁存器（LATCH电平触发。触发器（FLIPFLOP边沿触发在FPGA中一般避免用LATCH，因为在FPGA中触发器资源丰富，不用白不用，LATCH由于是电平触发的，相对触发器来说容易产生毛刺，电路不稳定。LATCH的优点是完成同一个功能所需要的门较触发器要少，所以在ASIC中用的较多。61、BLOCKINGNONBLOCKING赋值的区别。（南山之桥）非阻塞赋值块内的赋值语句同时赋值，一般用在时序电路描述中阻塞赋值完成该赋值语句后才能做下一句的操作，一般用在组合逻辑描述中78、SRAM，FALSHMEMORY，及DRAM的区别（新太硬件面试）SRAM静态随机存储器，存取速度快，但容量小，掉电后数据会丢失，不像DRAM需要不停的REFRESH，制造成本较高，通常用来作为快取CACHE记忆体使用FLASH闪存，存取速度慢，容量大，掉电后数据不会丢失DRAM动态随机存储器，必须不断的重新的加强REFRESHED电位差量，否则电位差将降低至无法有足够的能量表现每一个记忆单位处于何种状态。价格比SRAM便宜，但访问速度较慢，耗电量较大，常用作计算机的内存使用。DSP最应该懂得的问题15V/33V如何混接TIDSP的发展同集成电路的发展一样，新的DSP都是33V的，但目前还有许多外围电路是5V的，因此在DSP系统中，经常有5V和33V的DSP混接问题。在这些系统中，应注意1DSP输出给5V的电路（如D/A），无需加任何缓冲电路，可以直接连接。2DSP输入5V的信号（如A/D），由于输入信号的电压4V，超过了DSP的电源电压，DSP的外部信号没有保护电路，需要加缓冲，如74LVC245等，将5V信号变换成33V的信号。3仿真器的JTAG口的信号也必须为33V，否则有可能损坏DSP。2为什么要片内RAM大的DSP效率高目前DSP发展的片内存储器RAM越来越大，要设计高效的DSP系统，就应该选择片内RAM较大的DSP。片内RAM同片外存储器相比，有以下优点1片内RAM的速度较快，可以保证DSP无等待运行。2对于C2000/C3X/C5000系列，部分片内存储器可以在一个指令周期内访问两次，使得指令可以更加高效。3片内RAM运行稳定，不受外部的干扰影响，也不会干扰外部。4DSP片内多总线，在访问片内RAM时，不会影响其它总线的访问，效率较高。3为什么DSP从5V发展成33V超大规模集成电路的发展从1UM，发展到目前的01UM，芯片的电源电压也随之降低，功耗也随之降低。DSP也同样从5V发展到目前的33V，核心电压发展到1V。目前主流的DSP的外围均已发展为33V，5V的DSP的价格和功耗都价格，以逐渐被33V的DSP取代。4如何选择DSP的电源芯片TMS320LF24XXTPS7333QD，5V变33V，最大500MA。TMS320VC33TPS73HD318PWP，5V变33V和18V，最大750MA。TMS320VC54XXTPS73HD318PWP，5V变33V和18V，最大750MA；TPS73HD301PWP，5V变33V和可调，最大750MA。TMS320VC55XXTPS73HD301PWP，5V变33V和可调，最大750MA。TMS320C6000PT6931，TPS56000，最大3A。5软件等待的如何使用DSP的指令周期较快，访问慢速存储器或外设时需加入等待。等待分硬件等待和软件等待，每一个系列的等待不完全相同。1对于C2000系列硬件等待信号为READY，高电平时不等待。软件等待由WSGR寄存器决定，可以加入最多7个等待。其中程序存储器和数据存储器及I/O可以分别设置。2对于C3X系列硬件等待信号为/RDY，低电平是不等待。软件等待由总线控制寄存器中的SWW和WTCNY决定，可以加入最多7个等待，但等待是不分段的，除了片内之外全空间有效。3对于C5000系列硬件等待信号为READY，高电平时不等待。软件等待由SWWCR和SWWSR寄存器决定，可以加入最多14个等待。其中程序存储器、控制程序存储器和数据存储器及I/O可以分别设置。4对于C6000系列（只限于非同步存储器或外设）硬件等待信号为ARDY，高电平时不等待。软件等待由外部存储器接口控制寄存器决定，总线访问外部存储器或设备的时序可以设置，可以方便的同异步的存储器或外设接口。6中断向量为什么要重定位为了方便DSP存储器的配置，一般DSP的中断向量可以重新定位，即可以通过设置寄存器放在存储器空间的任何地方。注意C2000的中断向量不能重定位。7DSP的最高主频能从芯片型号中获得吗TI的DSP最高主频可以从芯片的型号中获得，但每一个系列不一定相同。1TMS320C2000系列TMS320F206最高主频20MHZ。TMS320C203/C206最高主频40MHZ。TMS320F24X最高主频20MHZ。TMS320LF24XX最高主频30MHZ。TMS320LF24XXA最高主频40MHZ。TMS320LF28XX最高主频150MHZ。2TMS320C3X系列TMS320C30最高主频25MHZ。TMS320C31PQL80最高主频40MHZ。TMS320C32PCM60最高主频30MHZ。TMS320VC33PGE150最高主频75MHZ。3TMS320C5000系列TMS320VC54XX最高主频160MHZ。TMS320VC55XX最高主频300MHZ。4TMS320C6000系列TMS320C62XX最高主频300MHZ。TMS320C67XX最高主频230MHZ。TMS320C64XX最高主频720MHZ。8DSP可以降频使用吗可以，DSP的主频均有一定的工作范围，因此DSP均可以降频使用。十三如何选择DSP的外部存储器DSP的速度较快，为了保证DSP的运行速度，外部存储器需要具有一定的速度，否则DSP访问外部存储器时需要加入等待周期。1对于C2000系列C2000系列只能同异步的存储器直接相接。C2000系列的DSP目前的最高速度为150MHZ。建议可以用的存储器有CY7C1991532K8，15NS，5V；CY7C102