数字信号控制器tms320lf2407中文详细资料(纯手打)

数字信号控制器TMS320LF2407DSP芯片，也称数字信号控制器，是一种具有特殊结构的微处理器。DSP芯片内部采用程序和数据分开的哈佛结构，具有专门的硬件乘法器，广泛采用流水线操作，提供特殊的DSP指令，可以快速实现各种数字信号处理算法。TMS320LF2407芯片是TI公司TMS320系列中的一种16位定点DSP芯片,是目前应用最为广泛的芯片。基于TMS320C2XXDSP的CPU核结构设计提供了低成本、低功耗、高性能的处理能力，对电机的数字化控制非常有用。同时,几种先进的外设被集成到该芯片内,形成了真正意义上的数字控制器。一、2407的基本特点和资源配置LF2407DSP具有TMS320系列DSP的基本功能之外，还有其自身特点采用高性能静态CMOS技术，使得供电电压降为33V，减小了控制器的功率损耗；30MIPS的执行速度是的指令周期缩短到33NS（30MHZ）,从而提高控制器的实时控制能力；基于TMS320C2XXDSP的CPU内核保证了TMS320LF2407DSP代码和TMS320系列DSP代码兼容；片内有高达32K字16位的FLASH程序存储器；高达25K16位的数据/程序RAM；2K字的单口RAM；SPI/SCI引导ROM两个事件管理模块EVA和EVB，每个均包括如下资源两个16位通用定时器；8个16位的脉宽调制通道（PWM），可以实现三相反相器控制、PWM的中心或边缘校正、当外部引脚PDPINTX出现低电平时快速关闭PWM通道；防止击穿故障的可编程的PWM死去控制；对外部事件进行定时捕获的3个捕获单元；片内光电编码器接口电路；16通道的同步ADC转换器。可扩展的外部存储器具有192K16位空间，分别为64K字程序存储空间，64K字的数据存储空间和64K字的I/O存储空间；看门狗（WD）定时器模块；10位的ADC转换器，其特性为最小转换时间为500NS，16个多路复用的输入通道、可选择两个事件管理器来触发两个8通道输入ADC转换器或一个16通道输入的A/D转换器；基于锁相环（PLL）的时钟发生器；高达41个可单独编程或复用的通用输入输出引脚（GPIO）；5个外部中断（两个驱动保护、复位和两个可屏蔽中断）；电源管理，具有3种低功耗模式，能够独立的将外围器件转入低功耗工作模式；二、数字和混合信号的外设事件管理器；CANCONTROLLERAREANETWORK，即控制器区域网；串行通信接口（SCI）和16位串行外部设备接口（SPI）；模数转换器（ADC）；系统保护，例如低电压保护和看门狗定时器。三、DSP引脚功能介绍TMS320LF2407控制器具有144条引脚，如图1所示，其引脚功能如表1所示。图1TMS320LF2407的引脚布置表1引脚号引脚名功能事件管理器AEVA83CAP1/QEP1/IOPA3捕获输入1/正交编码脉冲输入1EVA或通用I/O79CAP2/QEP2/IOPA4捕获输入2/正交编码脉冲输入2EVA或通用I/O75CAP3/IOPA5捕获输入3EVA或通用I/O56PWM1/IOPA6比较/PWM输出引线EVA1或通用I/O54PWM2/IOPA7比较/PWM输出引线EVA2或通用I/O52PWM3/IOPB0比较/PWM输出引线EVA3或通用I/O47PWM4/IOPB1比较/PWM输出引线EVA4或通用I/O44PWM5/IOPB2比较/PWM输出引线EVA5或通用I/OTMS320LF2407PEG引脚号引脚名功能40PWM6/IOPB3比较/PWM输出引线EVA6或通用I/O16T1PWM/T1CMP/IOPB4TMR1比较输出EVA或通用I/O18T2PWM/T2CMP/IOPB5TMR2比较输出EVA或通用I/O14TDIRA/IOPB6通用定时器计数方向选择（EVA）或通用I/O，若TDIRA1则为加计数，否则为减计数37TCLKINA/IOPB7通用定时器（EVA）外部时钟输入或通用I/O。注意,定时器也可以使用内部时钟。事件管理器BEVB88CAP4/QEP3/IOPE7捕获输入4/正交编码脉冲输入4EVB或通用I/O81CAP5/QEP4/IOPF0捕获输入5/正交编码脉冲输入5EVB或通用I/O69CAP6/IOPF1捕获输入6EVB或通用I/O65PWM7/IOPE1比较/PWM输出引脚7EVB或通用I/O62PWM8/IOPE2比较/PWM输出引脚8EVB或通用I/O59PWM9/IOPE3比较/PWM输出引脚9EVB或通用I/O55PWM10/IOPE4比较/PWM输出引脚10EVB或通用I/O46PWM11/IOPE5比较/PWM输出引脚11EVB或通用I/O38PWM12/IOPE6比较/PWM输出引脚12EVB或通用I/O8T3PWM/T3CMP/IOPF2TMR3比较输出EVB或通用I/O6T4PWM/T4CMP/IOPF3TMR4比较输出EVB或通用I/O2TDIRB/IOPF4通用定时器计数方向选择（EVB）或通用I/O当TDIRA1时，选择加计数，否则选择减计数126TCLKINB/IOPF5通用定时器（EVB）外部时钟输入或通用I/O可用内部时钟模数转换器ADC112ADCIN0ADC的模拟输入0110ADCIN1ADC的模拟输入1107ADCIN2ADC的模拟输入2105ADCIN3ADC的模拟输入3103ADCIN4ADC的模拟输入4引脚号引脚名功能102ADCIN5ADC的模拟输入5100ADCIN6ADC的模拟输入699ADCIN7ADC的模拟输入7113ADCIN8ADC的模拟输入8111ADCIN9ADC的模拟输入9109ADCIN10ADC的模拟输入10108ADCIN11ADC的模拟输入11106ADCIN12ADC的模拟输入12104ADCIN13ADC的模拟输入13101ADCIN14ADC的模拟输入1498ADCIN15ADC的模拟输入15115VREFHIADC模拟输入参考电压高电平输入端114VREFLOADC模拟输入参考电压低电平输入端116VCCAADC模拟供电电压33V117VSSAADC模拟地CAN、串口通信（SCI）、串行外部设备接口（SPI）70CANRX/IOPC7CAN接收数据脚或通用I/O脚72CANTX/IOPC6CAN发送数据脚或通用I/O脚25SCITXD/IOPA0SCI异步串行口发送数据引脚或通用I/O26SCIRXD/IOPA1SCI异步串行口接收数据引脚或通用I/O35SPICLK/IOPC4SPI时钟引脚或通用I/O30SPISIMO/IOPC2SPI从动输入、主控输出或通用I/O引脚32SPISOMI/IOPC3SPI从动输出、主控输入或通用I/O引脚33/IOPC5SPI从动发送使能（可选）引脚或通用I/O外部中断、时钟133复位引脚，当为高电平时，从程序存储器的0位址开始执行；当WD定时器溢出时，在脚产生一个系统复位脉冲。低电平时，导致240X终止执行，PC1。引脚号引脚名功能7功率驱动保护中断输入引脚，当电机驱动/电源逆变器不正常时，如出现过压、过流时，该中断有效，PWM脚（EVA）置为高阻态。是一个下降沿敏感的中断。23XINT1/IOPA2外中断或通用I/O21XINT2/ADCSOC/IOPD0外部用中断2可做AD转换开始输入引脚或通用I/O。XINT1/2都是边沿有效、边沿极性可编程。73CLKOUT/IOPE0时钟输出或通用I/O脚输出时钟为CPU时钟或监察定时器时钟，这由系统控制状态寄存器中CLKSRC决定。当不作为时钟输出，可以用作通用I/O。137功率驱动保护中断输入引脚，当电机驱动/电源逆变器不正常时，如出现过压、过流时，该中断有效，PWM脚（EVA）置为高阻态。是一个下降沿敏感的中断。振荡器、锁相环（PLL）、FLASH、引导和其他123XTAL1/CLKINPLL振荡器输入引脚。晶体振荡器或时钟源输入到PLL时，该引脚接到参考晶体振荡器的一端。124XTAL2晶体振荡器、PLL振荡器输出引脚。该引脚接到参考晶体振荡器的一端，当EMU1/是低电平时，该引脚为高阻态。12PLLVCCAPLL电压（33V131IOPF6通用I/O引脚121/XF引导ROM使能，通用IO、XF引脚，该引脚在复位期间被输入采样，以更新SCSR23，,然后驱动XF作为输出信号。复位之后，XF被置高电平，只能接无源回路。11PLLFPLL外接滤波器输入110PLLF2PLL外接滤波器输入258VCCP5VFLASH编程电压输入引脚。在硬件仿真时，该引脚必须为个5V。在程序下载时,该引脚可以为5V或0V。运行时，该引脚必须接地，在该引脚上，不要使用任何限流电阻。引脚号引脚名功能60TP1FLASH阵列测试引脚，悬空。63TP2FLASH阵列测试引脚，悬空。119/IOPC1BIO分支控制输入引脚，BIO指令检测该引脚电平，若为低，则执行分支程序；若不用该引脚，则应该将其拉为高电平；所有控制器复位时，将该位配置为分支控制输入，不用此功能时，该引脚可以作为I/O口仿真和测试90EMU0具有内部上拉的仿真器I/O的0号引脚。当引脚拉为高电平时，该引脚用作指向来自仿真器系统的中断，通过JTAG扫描可定义为I/O引脚；91EMU1/OFF仿真器1引脚，该引脚可禁用所有输出。当引脚为高电平时，该引脚用作来自或指向仿真器系统的中断，通过JTAG扫描可定义为I/O引脚；当引脚拉为低电平时，该引脚设置为引脚，当低电平有效时所有的输出引脚驱OFF动为高阻态。注意只用于测试和仿真（不用于多处理应用），因此OFF对于的状态有以下几种0EMU0，EMU1/0OFFTRSTOFF135TCK带内部上拉的JTAG测试时钟139TDI带内部上拉的JTAG测试数据输入。在TCK的上升沿从TDI输入的数据被锁存到选定的寄存器（指令或数据）142TDOJTAG扫描输出,测试数据输出TDO。在TCK下降沿，选定寄存器中的内容（指令或数据）被移出到TDO引脚144TMS带内部上拉的JTAG测试数据输入，在TCK的上升沿锁存到TAP控制器中。36TMS2带内部上拉的JTAG测试方式选择2该串行控制输入在TCK的上升沿锁存到TAP控制器中，只用于测试盒仿真，在用户应用中该引脚可以不接引脚号引脚名功能带内部下拉的JTAG测试复位。当拉为高电平时，扫1描系统控制器运行，若该引脚未接或处于低电平时，控制器运行在功能模式，并且测试复位信号无效。地址、数据、存储器控制信号87数据空间选通引脚。、和总保持为高电平，除非要用低电平请求访问相关的外部存储器或I/O空间，在复位、掉电和EMU1低电平有效时该引脚被置为高阻态。82I/O空间选通引脚。、和总保持为高电平，除非要用低电平请求访问相关的外部存储器或I/O空间，在复位、掉电和EMU1低电平有效时该引脚被置为高阻态。84程序空间选通引脚。、和总保持为高电平，除非要用低电平请求访问相关的外部存储器或I/O空间，在复位、掉电和EMU1低电平有效时该引脚被置为高阻态。92R/读/写选通信号，通常为读方式（高电平），除非低电平请求执行写操作，当EMU1/低电平有效和掉电时该引脚被置为高阻态。19W/IOPC0写/读选通或通用I/O口，通常为低电平，除非在执行存储器写操作时采薇高电平89WE写使能引脚，该信号下降沿表示控制器驱动外部数据线，对所有的外部程序、数据和I/O接口有效当EMU1/低电平有效时,该引脚被置为高阻态。96STRB外部存储器访问选项，该引脚一直为高电平，除非插入一个低电平来表示一个外部总线周期在访问片外空间时该信号有效当EMU1/低电平有效和掉电时该引脚被置为高阻态。120READY访问外部设备时，该引脚被拉为低电平来增加等待状态，它表示一个外部器件作为将要完成的总线处理的任务做好准备，若该外设没有准备好，则将该引脚拉为低电平；（此时，处理器将等待一个周期，并在此检测该引脚）。引脚号引脚名功能微处理器/微控制器方式选择引脚，复位时若该引脚为低电118MP/MC平，则工作在为控制方式；若复位时该引脚为高电平，则工作在微处理器方式，同时将MP/置位。MC93/RD读使能信号对所有I/O有效，当EMU1/低电平有效时，该引脚置为高阻态。122ENA_144高电平输入有效时使能外部接口信号，若为低电平没有外部存储器；若DS为低电平则产生一个无效的地址，该引脚内部下拉。97VIS_OE可视输出使能（当数据总线输出有效时）。在可视输出方式下，在外部数据总线驱动为输出的任何时候该引脚有效（为低电平）。当运行在可视方式下，该引脚可用作外部编码逻辑，以防止数据总线冲突。80A016位地址总线第0位（BIT0）78A116位地址总线第1位（BIT0）74A216位地址总线第2位（BIT0）71A316位地址总线第3位（BIT0）68A416位地址总线第4位（BIT0）64A516位地址总线第5位（BIT0）61A616位地址总线第6位（BIT0）57A716位地址总线第7位（BIT0）53A816位地址总线第8位（BIT0）51A916位地址总线第9位（BIT0）48A1016位地址总线第10位（BIT0）45A1116位地址总线第11位（BIT0）43A1216位地址总线第12位（BIT0）39A1316位地址总线第13位（BIT0）34A1416位地址总线第14位（BIT14）31A1516位地址总线第15位（BIT15）127D016位数据总线第0位（BIT0）引脚号引脚名功能130D116位数据总线第1位（BIT0）132D216位数据总线第2位（BIT0）134D316位数据总线第3位（BIT0）136D416位数据总线第4位（BIT0）138D516位数据总线第5位（BIT0）143D616位数据总线第6位（BIT0）5D716位数据总线第7位（BIT0）9D816位数据总线第8位（BIT0）13D916位数据总线第9位（BIT0）15D1016位数据总线第10位（BIT0）17D1116位数据总线第11位（BIT0）20D1216位数据总线第12位（BIT0）22D1316位数据总线第13位（BIT0）24D1416位数据总线第14位（BIT14）27D1516位数据总线第15位（BIT15）电源电压29、50、86、129VDD内核电源电压33V数字逻辑电源电压。4、42、67、77、95、141VDDOI/O缓冲电源电压33V，数字逻辑和缓冲器电源电压。28、49、85、128VSS内核电源地，数字参考地。3