逻辑电路论文范文参考关于逻辑电路的优秀论文范文【10篇】

逻辑电路论文范文参考关于逻辑电路的优秀论文范文【10篇】 进化型硬件(Evolvable Hardware, EHW)是能够根据外部环境变化而自动的调整自身结构,从而适应新环境的一种硬件.一方面,EHW具有自组织、自适应、自修复和容错等特点,它的这种自适应能力使得系统在极端和环境条件下(如深空、深海探索)具有更高的可靠性和更强的生存能力.另一方面,EHW为电路设计提供了新的方法.使用EHW技术,可以找到传统电路设计方法难以探索到的硬件结构,从而使设计出的电路具耗用资源少、功耗低、容错等特性.EHW技术已可成功设计规模较小的电路.但是,现在的EHW技术面临可扩展性问题,难以生成较大规模的电路. 目前,EHW的目标电路主要是传统的数字逻辑电路、时序逻辑电路或者模拟电路.但是,随着多态电子学的出现,多态电路为EHW的发展提供了新的思路.多态电子学是近年来新兴的一个电子学研究领域,和传统的电子学不同,多态器件是具有内在多功能特性的电子学器件.一个多态器件,在不同的环境中将表现出不同的功能.利用多态电路的内在多功能性和对环境信号的敏感特性,将其与EHW技术相结合,可以构建新型的自适应电路和系统. 本文旨在研究基于EHW技术的组合逻辑电路设计方法,多态逻辑电路设计方法和多态逻辑电路的完备性理论.本论文的主要研究内容和创新之处有如下几个方面. (1)提出了基于逐步降维方法(Stepwise Dimension Reduction, SDR)的组合逻辑电路进化设计算法.对于多输入单输出的电路,该方法将整个电路分解为多个子电路,前一个子电路的输出是后一个子电路的输入.每一个子电路都单独进化生成,并且尽量使该子电路的输出个数小于输入个数.当某一个子电路的输出数是1时,进化结束.最后,将生成的子电路前后连接在一起,得到目标电路.使用基于逐步降维的方法可以减少进化时间,得到更大规模的电路.但是,对于复杂度较高的电路(如5,5乘法器),通过逐步降维方法得到的某些子电路很难进化生成.针对此问题,提出了扩展的逐步降维方法(Extended Dimension Stepwise Reduction, XSDR).当某个子电路难以实现降维时,XSDR将输入真值表分解为两个更简单的真值表.对这两个真值表分别使用XSDR方法生成其电路,最后使用异或门将两个电路连接起来.实验结果表明,与逐步降维方法相比,扩展的逐步降维方法耗用的进化时间更短,能生成更大规模的电路. (2)提出了基于二叉分解(Bi-Deposition)的多态逻辑电路设计方法.Bi-Deposition方法使用一个传统的逻辑门(AND, OR或者XOR)将原真值表分解为两个更简单的真值表,通过不断重复这一分解操作,完成自顶向下的电路设计过程.基于Bi-Deposition设计方法,本文提出了用于多态逻辑电路设计的多态二叉分解(Poly-Bi-Depositon)方法.在Poly-Bi-Depositon方法中,使用多态门,将一个多态真值表分解为两个更简单的多态真值表.通过不断重复这一分解过程,设计出要求的多态电路.此外,还给出了基于多态二叉分解和门替换策略的多态电路设计方法. (3)研究了多态逻辑门集的完备性问题,给出了判断多态逻辑门集完备性的算法.首先讨论了Logic-0和Logic-1对多态逻辑门集完备性的影响,给出了弱完备和强完备多态逻辑门集的定义.设计了两个判断两态逻辑门集完备性的算法.最后,给出了能判定具有任意态数的多态逻辑门集完备性的算法. (4)提出了判断多态逻辑门集完备性的直观算法.此方法通过构造几个关键的多态电路来判断一个多态逻辑门集的完备性.如果这几个关键电路能够被一个多态逻辑门集构建,那么它是完备的.否则,这个门集不完备.此完备性判定方法和传统逻辑门集完备性的判定方法有很大相似性,直观易懂,而且适用于手工操作. 本论文对组合逻辑电路进化设计中的可扩展性问题和多态电路设计理论进行了深入的研究.一方面,提出快速高效的电路进化设计方法；另一方面,借鉴传统逻辑电路的设计方法,给出了设计较大规模多态逻辑电路的方法,以及判断多态门集完备性的算法. 在社会不断进步的过程中,科技发展对数据处理效率和计算机的计算能力提出了越来越高的要求.本文研究的三值量子可逆逻辑电路合成和三值量子算法就是为构建运算速度更快的下一代量子计算机而开展的基础性研究工作.论文分析了三值量子逻辑的优势,为研究三值量子可逆逻辑电路合成及三值量子遗传算法提供了理论支持.从三值Pauli算子特性出发,经过严格的数学推导,定义了一组三值量子逻辑基本门,通过若干引理和定理的证明,得出了基态三值量子可逆电路的合成算法,并设计了几个典型的三值量子可逆逻辑电路.提出了基于Lie群的Cartan分解算法,实现了对任意三值量子酉变换的分解,继而实现了对任意三值量子可逆逻辑电路合成.论文证明了对任意两个不同指派的向量s和t,对换(s t)运算可以通过一系列EQKCXi门级连实现.任意的EQKCXi门,可以采用iX门和QKCXi门来实现.对所有的基态三值量子可逆逻辑电路可以用iX门和QKCXi门来实现.基于这些结论,得到了合成任意nn的基态三值量子可逆逻辑电路的算法.为了进一步精简和约化电路,定义了QSwap门、QOT门和EQOT门,并证明所有的基态量子可逆逻辑电路可由2-qutrit的QSwap门,QNOT门和QOT门合成,并且无附加位.证明了任意基态三值量子可逆逻辑电路可以用iX门和2-qutrit的QOT门合成.引入基于Lie群的Cartan分解方法,将作用于单个qutrit上的任意酉门分解为e(i)R_y(01)()(02)()R_y(01)()R_z(02)()R_z(02)()R_y(01)(,)R_y(02)(,)R_y(01)(,)的形式,将问题转化为基于两个基态分量的若干旋转门乘积加以解决.将N等于3n维希尔伯特空间中的U算子分解为U等于(|N)k等于1e(ik)|_k_k|等于U_1U_2.U_N的形式,从而实现了对任意n-qutrit三值量子可逆逻辑电路的合成,并通过完整合成一个8-qutrit量子可逆逻辑加法器QT8S验证了合成算法的正确性.在三值量子算法方面,论文深入研究了量子Fourier变换,然后通过严格的数学推导,将量子Fourier变换转化为三值量子状态空间的张量积表现形式.定义了三值量子Hadamard门和三值CR_k门,并通过它们实现了三值量子Fourier变换运算.通过一个相对简单的实例分析,验证了三值量子Fourier变换电路的正确性.通过定性分析,发现用三值量子基本门实现QFT算法时,所需的量子门数大约是二值量子情况的50%,进一步证实了三值量子逻辑的强大优势.在多值量子算法实用性研究方面,论文将三值量子计算原理与遗传算法结合起来,设计了一种三值量子遗传算法,引入三值量子比特(qutrit)向量,在三值量子旋转门的作用下,促使染色体演化,从而得到了一种具有较好应用价值的随机搜索算法.为了验证三值量子遗传算法的求解问题能力,将其用于智慧城市中无线视频传感器节点部署的应用中.算法仿真实验表明,算法的性能是十分优秀的,能满足工程应用的需要. 在过去的半个多世纪里,集成电路技术遵循着Moore定律取得了惊人的进展,而缩小器件特征尺寸是提高芯片集成度和性能的主要途径.但随着特征尺寸的不断缩小,以CMOS技术为主导的集成电路发展遇到了前所未有的挑战,特别是低功耗设计及互连线问题.当器件的特征尺寸进入纳米级,量子效应将逐渐占据主导地位并可能使器件失效,从而使特征尺寸的缩小达到其物理极限.有鉴于此,近年来一方面科研人员从理论上、材料上和工艺上加以修正,以延续Moore定律引领的CMOS技术的生命；另一方面提出了各种可能的替代MOS器件的新型纳米电子器件,以发展新一代集成电路技术.其中的量子细胞自动机(Quantum-Dot Cellular Automata, QCA),因其提供了一种全新的信息存储和计算方式,由其组成的数字逻辑电路与CMOS相比具有功耗更低、集成度更高和速度更快等固有特点,被认为是新一代的纳电子器件强有力的竞争者. 在介绍QCA原理及QCA数字逻辑电路设计和仿真方法的基础上,本文聚焦于QCA通用逻辑门、通用阂值逻辑门、双边沿触发器以及三值QCA逻辑电路的设计和仿真.具体工作和创新之处如下： 1、QCA通用逻辑门和通用阈值逻辑门的设计和应用.提出了基于模块化技术的QCA通用逻辑门ULG.2,并应用该ULG.2设计了全加/全减器、全比较器和4选1数据选择器.与已有的QCA通用逻辑门及其应用电路相比,在细胞数、QCA信号线交叉数等方面电路的性能均有较大的改善.随后提出了QCA通用逻辑门ULG3和三变量通用阈值逻辑门UTLG,并分别提出了基于QCA通用逻辑门ULG.3和三变量通用阂值逻辑门UTLG的任意三变量逻辑函数的查表综合.利用所提出的ULG3和UTLG可实现3变量全部256个逻辑函数.所设计的电路经QCADesigner软件仿真,验证了其逻辑功能的正确性. 2、QCA双边沿触发器的设计.触发器是数字系统的关键部件,但相对QCA门电路及组合逻辑电路的研究而言,QCA触发器及时序逻辑电路的研究还很不充分,尤其是高性能的触发器及其应用电路.本文提出了两种基于QCA的新型高性能触发器双边沿D触发器和双边沿JK触发器.通过QCADesigner仿真,结果表明所设计的两种双边沿触发器均具有正确的逻辑功能.若保持原有的时钟频率不变,所提出的双边沿触发器比相应的QCA单边沿触发器处理数据的速度将提高一倍,从而为设计高性能数字电路和系统提供了坚实的基础. 3、三值QCA (tQCA)基本逻辑电路的Matlab仿真.现行计算机系统采用二值逻辑电路,主要受限于电路元件只有开关两种状态的技术条件限制.其实多值逻辑电路(MVL)由于信号线能传输多值信号,可携带比二值信号更多的信息量,从而有效地提高电路的信息密度,减少互连线,提高系统工作速度.在介绍tQCA细胞的基础上,循着二值QCA逻辑电路的研究思路,提出了基于Matlab的tQCA基本逻辑电路的半经典模型的仿真算法.随后分别对tQCA信号线、非门和多数门进行了编程仿真.结果表明,三值QCA逻辑电路并不是二值QCA逻辑电路的简单推广,其电路设计理论和设计规则有待进一步研究和探索. 量子计算和量子信息,作为一个融合了量子力学、计算机科学、信息论和*学等多门学科的交叉学科迅猛发展.量子的微观特性主要体现在:量子退相干性,纠缠态,叠加性,量子不可克隆定理.这些特性决定了量子计算和量子信息的物理实现非常困难.在量子逻辑门的物理实现和纠缠的物理传输方面,研究者已作出大量工作,如冷阱束缚离子等.通用量子门的构造和实现,是量子计算及量子计算机实现的必要条件.量子纠缠是量子信息学最重要的资源和最核心的研究课题,它对于量子隐形传态、量子密钥分配和量子纠错有着根本性的作用.量子信息熵与整体信息、吸引子等问题的结合,进一步拓展了量子理论的实际应用价值.本文主要研究量子逻辑电路综合,量子增量门的构造,量子纠缠的度量和判据寻找,量子信息熵与其他学科的联系及应用.具体工作内容和创新点如下:1.量子逻辑电路综合创新地提出基于群论的最小量子代价的逻辑电路综合算法,提出的四种算法主要针对逻辑综合最小长度问题和最小量子代价问题.算法通过将量子可逆逻辑电路综合问题转化为置换群表示法,并结合GAP软件,精确合成三量子比特位的量子可逆逻辑电路.实验结果表明,Peres门的逻辑综合能力比Toffoli门更优.2.量子三值逻辑综合与混值逻辑综合创新地结合经典逻辑电路综合的思想,将不可逆逻辑转变为可逆逻辑,进而推广到三值逻辑综合问题.基于SNT三值量子逻辑门库,提出了一种能使用最少三值量子比特数的综合算法STNC.该方法被证明能高效合成任意三输入不可逆逻辑电路.针对混值逻辑中某一特定5-qubit量子逻辑电路的综合,提出并构造了一个新的量子逻辑门AHX.根据双向搜索算法,进一步验证AHX逻辑门与OT门对Toffoli门的合成能力.3.量子增量门的构造与应用创新地提出一类量子增量门,包含三种拓扑结构的类型(N:0)、(N:N-1:RE)和(N:N-1:RD).同时,从辅助量子比特数、电路复杂度、使用的基本逻辑门类型、基本逻辑门数量、使用逻辑门总数量等方面,对这三种增量门进行分析比较.基本增量门虽然没有使用辅助量子比特,但是它的电路复杂度却是巨大的.两个特殊情况借用全辅助量子比特,极大的降低了电路复杂度,不过却增加了量子寄存器的需求.另外,针对基本量子增量门,给出了两个应用-量子漫步算法和量子扇出电路.4.量子门操作与量子纠缠的关系本文进一步研究了量子门操作和量子纠缠的关系.分析了基本量子门产生量子纠缠的能力,研究了量子增量门产生纠缠的能力.列出了三种常用的度量标准:(U)CK标准,(U)EK标准和0(U,C)CK标准,来度量量子逻辑门操作产生量子纠缠的能力.5.对任意n-qubit量子系统纠缠的度量针对任意的n-qubit量子系统的纠缠度量,自主的提出一种多层纠缠测量方法.该方法定义了最小纠缠测量1,lq qE,平均纠缠测量avgE,最大纠缠测量maxE三个概念.该方法对量子系统的纠缠度量没有量子比特数的限制,具有更广的应用价值.在最后,本文给出了基于量子信息熵的量子有效信息、互信息以及整体信息的定义,并探讨了量子信息熵在材料学等方面的应用. *芯片在信息系统中往往作为安全控制的核心和信任根源,因此*芯片自身的安全性对整个系统而言起着关键作用.传统意义上,*芯片的安全性主要基于所采用的*算法、认证方式以及安全协议的数学复杂度.然而,信息系统的安全性是由系统中最弱的组成部件决定的,这使得即使数学理论上安全的*算法也可能由于不恰当的物理实现而不安全.旁路攻击和物理攻击正是这种针对*算法的执行载体*芯片而实施的有效攻击技术. 在众多的旁路攻击技术中功耗攻击是最有威胁的一种攻击技术,其利用*芯片运算过程中所泄漏的功耗信息来*算法密钥.与传统密钥分析方法相比,功耗攻击技术具有较小的密钥搜索空间和较好的分析效率.而且如果功耗攻击与物理攻击或者其他旁路攻击技术相结合,还可以大大提高对*芯片的安全威胁.成功的功耗攻击取决于三个因素:首先是执行*算法的芯片电路所消耗的功耗与其内部数据具有一定的相关性,这是功耗攻击能够实施的基础,其次是攻击者能够准确的选择功耗数据,并使用统计分析方法对其进行相关性检验,这是功耗攻击能够实施的前提,最后是攻击者对*算法实现细节的掌握程度,这是功耗攻击强度的重要决定因素.本文以*芯片抗功耗攻击为目标,首先深入分析集成电路的功耗产生机理和功耗攻击所能实施的理论基础,然后围绕决定功耗攻击的三个因素,从消除电路功耗与内部数据的相关性、干扰攻击者相关性统计分析的过程以及保护*算法实现细节三个方面展开了抗功耗攻击的芯片电路设计和实现技术研究. 在本文的研究过程中,主要取得了以下研究成果: 1、提出一种新型的双轨预充电逻辑LBDL:通过详细分析逻辑单元信号翻转概率以及信号翻转时刻对电路功耗特征的影响,论证了传统逻辑结构中电路功耗与内部数据之间的相关性产生机理,以及现有抗功耗攻击逻辑的安全漏洞.提出一种新型的基于查找表的双轨预充电逻辑LBDL.LBDL能够有效地避免逻辑单元的提前传播效应, _实现逻辑单元功耗特征的完全恒定.与现有典型的功耗恒定逻辑相比,LBDL具有相似的性能、面积和功耗开销,而其抗功耗攻击能力则提高了数十倍. 2、提出完整的双轨预充电逻辑电路设计方法:新型的电路结构与动态工作模式导致双轨预充电逻辑难以适用于现有的自动化设计流程,这也是制约双轨预充电逻辑实用性的主要原因.本文基于逻辑单元替换的思想提出了一套完整的双轨预充电逻辑电路半*设