第八章-双极型集成电路1.ppt

1，8章双极集成电路，2，内容提要，8.1集成电路制造工艺8.2电气绝缘8.3pn结绝缘集成电路工艺8.4IC的部件结构和寄生效果8.5TTL栅极电路工作原理和基本参数8.6TTL栅极电路改进8.7双极数字电路布局设计，3，集成电路设计和制造的主要工艺框架，4 图形转换：将掩码板(类似于照相胶片)中设计的图形移动到半导体单芯片中掺杂：根据设计需要将各种杂质掺杂到所需位置以形成晶体管、触点等的胶片：制造各种材料的胶片，8-1集成电路制造工艺，7，1，图形转换：光刻，8，照片寄存器，2 矩阵树脂和有机溶剂混合在一起，作为光致抗蚀剂，高分辨率，超大型集成电路工艺中，由于特定波长光的作用，改变光致抗蚀剂在特定溶液中的溶解特性，通常是正胶负胶：分辨率差异，适合线宽 3m加工的线，10，正胶：曝光后的可溶性负胶：曝光后不溶性，11 接近曝光：硅片和掩膜板之间有小间隙(10 25米)，可以显着减少掩膜的损伤，低分辨率投影曝光：使用镜头或反射镜将掩膜的图形投影到基板上的曝光方式，目前最常用的曝光方式，14，超细线光刻技术极远的紫外线(EUV)电子束光刻技术湿蚀刻：通过液体化学试剂或溶液的化学反应进行蚀刻的干蚀刻：主要是通过低压放电的等离子体的离子或自由基(激发状态下的分子、原子和各种原子组等)，以及通过与物质的化学反应或轰击等物理作用进行蚀刻的目的；16、图形转换：蚀刻技术；湿腐蚀：湿化学蚀刻广泛应用于半导体工艺磨损、抛光、清洗、腐蚀的优点是选择性好、重复性好、生产效率高、设备简单、成本低，钻孔严重，对图形的控制差，17、干刻蚀、溅射和离子束刻蚀：被高能惰性气体离子的物理冲击作用蚀刻，各向异性良好，但可选，基板损伤较小，但各向异性热反应离子刻蚀(ReactiveIonEtching，简称RIE):基板通过活性离子的物理冲击和化学反应的双重作用刻蚀。具有溅射刻蚀和等离子刻蚀的优点，各向异性和选择性好的优点。目前，RIE将VLSI工艺中使用最广泛的主流蚀刻技术、18、2、杂质掺杂、掺杂：所需杂质混入特定半导体区域，PN结、电阻、欧姆接触磷(p)、砷(As)N硅硼(B)P硅杂质离子位于晶格间距：Na，k，Fe，Cu，Au等元素扩散系数大于6-7级；20，杂质侧扩散图；21，固体源扩散：B2O3，P2O5，BN等22，化合物半导体掺杂，26，离子注入系统原理图，27，离子注入在非晶靶中的分布，28，掺杂过程中的主要问题：基板晶格损伤。离子注入后，通常经过退火。，29，退火，退火：也称为热处理，集成电路工序中在氮等非活跃气氛下进行的所有热处理工序可以称为退火激活杂质：使不在晶格位置的离子移动到晶格位置，产生具有电活性的自由载体，消除损伤退火方法：高炉退火快速退火：脉冲激光方法，扫描电子束，连续波激光，卤钨灯氧化：SiO2层SiO2的特性及其作用SiO2是非常理想的电绝缘材料，化学性能非常稳定，仅在室温下与氟化氢酸发生化学反应，31，二氧化硅层的主要作用，MOS电路中作为MOS设备的绝缘栅介质，设备组件扩散时的掩蔽层，离子注入(有时与光刻胶，Si3N4层一起使用) 32，SiO2的制造方法，热氧化干氧氧化水蒸气氧化湿氧-湿氧-干氧(湿和干)氧化氢合成氧化化学气相沉积法热分解沉积溅射方法，33，干和湿氧化用氧化炉图解，34，35，2，化学气相沉积(CVD 设备简单性等一系列优点CVD方法包括：未掺杂或掺杂的SiO2、多晶硅、非晶硅、氮化硅、金属(钨、钼)、36、化学气相沉积(CVD)、大气压化学气相沉积(APCVD)低压化学气相沉积(LPC CVD) 具有外延层的晶体精炼称为外延片二氧化硅(外延片)的化学气相沉积：可用作金属化时的介质层，可用作离子注入或扩散的掩蔽膜，甚至可将掺磷、硼或砷的氧化物用作扩散源低温CVD氧化层：介温沉积500以下：500 500 多晶硅的化学气相沉积：以多晶硅代替金属铝作为MOS器件的栅极是MOS集成电路技术的重大突破之一，其性能比以金属铝作为栅极的MOS器件有很大提高，采用多晶硅栅技术实现了源漏区自对准离子注入，大大提高了MOS集成电路的聚合。 氮化硅的化学气相沉积：使用中等温度(780 820)的LPCVD或低温(300)PECVD方法进行沉积；42，3，PVD(物理气相沉积)；蒸发：在真空系统中，金属原子获得足够的能量，摆脱金属表面的束缚，进入蒸汽反应堆芯片根据能量源，有两种溅射：灯丝加热蒸发和电子束蒸发。即在真空系统中填充惰性气体，在高压电场下由气体放电形成的离子由强电场加速，轰击目标物质，目标原子逸出，溅射到芯片上，43，蒸发电路图，44，蒸发表，45，46，摘要：集成电路工艺，图形转换：光刻蒸发或溅射芯片表面形成金属膜光刻和腐蚀连接集成电路的互连通常使用金属(铝、铜)，有时使用多晶硅(电阻率高)。Al是目前集成电路过程中最常用的金属互连材料，但Al连接也有相对严重的问题电阻率高、浅连接渗透等Cu连接过程预计将从根本上解决此问题。IBM、Motorola等正在开发中，目前互连占芯片总面积的70%到80%。并且连接越来越窄，电流密度快速增加48，接触孔和通孔，49，补充2:芯片封装工艺，50，(1)封装工艺流程，51，(2)管芯分割工艺，52，(3