电子技术课程设计(II)EDA版()PPT课件

1,.,2,1.时间要求：2周；每天上午8:00-11:15；下午：13:30-15:00；周五半天；三次不到NO2.课程内容要求：独立完成；基本功能（70分）扩展功能（90分）；自我功能设计（100分）3.能力要求：速度与质量有机结合；验收：下周二4.报告要求：原理；设计图；仿真；调试；演示；5.答辩：软件使用的熟练程度；设计内容的原理掌握程度；设计内容的深度；设计功能的扩展程度。,2,3,设计题目：多功能数字钟电子抢答器的设计(4路)交通指示灯的设计音乐电路的设计彩灯电路的设计电机控制电路的设计自带题目,4,课程目的：本次课程设计，指导老师给出大致的设计要求，学生自己设计电路，在设计思路上不框定和约束同学们的思维，学生可以发挥自己的创造性尽可能多地实现所设计电路的功能。数字钟、电子抢答器、交通指示灯、彩灯、音乐电路、电机控制电路都是我们比较熟悉的电子装置。我们通过这些电路的设计可以更好地掌握电子技术课程中的知识。,5,设计要求功能：根据自己选定的题目，完成设计要求功能论文：每人撰写设计与调试总结报告。,首先应进行系统模块的划分，规定每一模块的功能以及各个模块之间的接口。通常分为如下四个模块：输入电路模块；输出电路模块；处理电路模块；显示电路模块。,6,7,设计要求-数字钟：基本功能：准确计时，以数字显示时、分、秒、星期；小时的计时要求为“12翻1”，分和秒的计时要求为60进位；校正时间仿电视台整点报时秒表功能闹钟系统日历功能触摸整点报数其它电子表的功能。论文：每人撰写设计与调试总结报告。,8,9,分频器的功能主要有两个：产生标准秒脉冲信号提供功能扩展电路所需要的信号，如仿电台报时用的1kHz的高音频信号和500Hz的低音频信号等,10,要求：分和秒计数器都是模M=60的计数器，其计数规律为0001585900；选74LS90/74LS160作十位、个位计数器，将它们级联组成模数M=60的计数器；12小时制计数器是一个“12翻1”的特殊进制计数器。即当数字钟运行到12时59分59秒时，秒的个位计数器再输入一个秒脉冲时，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。,11,当刚接通电源或计时出现误差是，都要对时间进行校正。要求：在小时校正时不影响分和秒的正常计数；在分校正时不影响秒和小时的正常计数；,12,闹钟时间可以任意设定；在达到设定时间时发出声、光信号；,设计提示：整点报时电路的设计,要求模仿电视台的整点报时功能：即从59分50秒起，每隔两秒发出一次低音信号，整点时发出一次高音信号；在报时期间不影响秒和小时的正常计数；,13,可以进行计时；具有暂停/继续计时功能,设计提示：触摸报时电路的设计,为盲人设计的功能：当按报时键时，能以声响数告诉盲人时数。当按报分键时，能以声响数告诉盲人分数。,14,能够显示日、月、年的自动显示系统；注意：2月分为28天和29天两种情况。具有手动校正日、月、年的功能。,15,1.基本功能：（1）抢答器同时供4名选手比赛，分别用4个按钮S0S3表示。（2）设置一个系统清除和抢答控制开关S，该开关由主持人控制。（3）抢答器具有锁存与显示功能。即选手按动按钮，锁存相应的编号，扬声器发出声响提示，并在数码管上显示选手号码。选手抢答实行优先锁存，优先抢答选手的编号一直保持到主持人将系统清除为止。,抢答器,16,2.扩展功能：（1）抢答器具有定时抢答功能，且一次抢答的时间由主持人设定（如30秒）。当主持人启动开始键后，定时器进行减计时。（2）参赛选手在设定的时间内进行抢答，抢答有效，定时器停止工作，显示器上显示选手的编号和抢答的时间，并保持到主持人将系统清除为止。（3）在设定的抢答时间内如果定时时间已到，无人抢答，本次抢答无效，系统报警并禁止抢答，定时显示器上显示00,设计要求-抢答器：,17,抢答器主电路的设计：抢答器电路的功能有两个：一是能辨认出选手按键的先后，并锁存优先抢答者的编号，送给译码电路；二是要使其他选手随后的按键操作无效。定时电路设计：节目主持人根据抢答题目的难易程度设定一个抢答时间，通过预置电路对计数时间进行设置。报警电路设计：当答题时间将到或结束发出蜂鸣声结束答题。犯规电路设计：,18,设计提示：抢答器的设计,鉴别锁存模块答题计时模块计分电路模块扫描显示模块,19,锁存器芯片74LS279优先编码器74LS148十进制同步加/减计数器74LS192,20,设计提示：抢答器的设计,1抢答判断的关键是准确判断出第一抢答者并将其锁存，实现的方法可使用触发器或锁存器，在得到第一信号后将输入封锁，使其它组的抢答信号无效。2形成第一抢答信号后，用编码、译码及数码显示电路显示第一抢答者的组别，控制扬声器发出音响，并启动答题计时电路。,21,设计提示：鉴别与锁存,22,基本功能：东西方向绿灯亮4秒后闪2秒灭；黄灯亮2秒灭；红灯亮8秒；绿灯亮4秒。对应东西方向绿或黄亮时南北灯红灯亮8秒，接着绿灯亮4秒后闪2秒灭；黄灯亮2秒后，红灯又亮。,交通指示灯的自动控制,23,扩展功能：此十字路口为大道和小道（智能交通灯）1、通常大道绿灯亮，小道红灯亮；2、若小道来车，大道经6秒由绿灯变为黄灯；再经4秒大道由黄灯变为红灯，同时小道由红灯变为绿灯；3、小道变绿灯后，若大道来车不到三辆，则经过25秒后自动由红灯变为黄灯，再经过4秒变为红灯，同时大道由红灯变为绿灯；4、如果小道在绿灯亮时，小道亮的时间还没到25秒，只要大道检测到已经超过3辆车在等候，那么小道应立即由绿灯变为黄灯，再经4秒变为红灯，同时大道由红灯变为绿灯。,设计要求-交通灯：,24,原理图：,25,流程图：,大道绿灯亮小道红灯亮,小道来车？,N,大道绿灯亮6秒大道黄灯亮4秒大道红灯亮小道绿灯亮,Y,大道来车3辆？,小道灯黄4秒小道红灯亮大道绿灯亮,Y,计时,大于25秒？,Y,N,26,音乐电路的设计基本功能：1.能弹出高中低1、2、3、4、5、6、7、1基本音符；2.能弹出简短的曲目。扩展功能：1.几首乐曲自动播放。2.曲目的播放速度可以变换。3.彩灯随着乐曲闪烁。,27,简谱音名与国际标准音频率关系：,28,原理结构图：,音调发生器、音乐编码器、彩灯控制器这三项功能由可编程逻辑器件芯片实现。音频放大器、彩灯、各种时钟可由具体的外围电路来实现。,29,彩灯电路的设计：基本功能：实现至少8路彩灯变换功能(1)彩灯从右到左，然后从左到右逐次产闪烁。(2)彩灯从右到左点亮，然后从左到右逐次依次熄灭，全亮全灭。(3)彩灯两边同时亮2个逐次向中间移动再散开。(4)彩灯两边同时亮2个，4亮4灭。扩展功能：自行设计其他彩灯变换形式,分四部分完成：一个八路彩灯花样控制器；一个四频率输出分频器；一个四选一控制器；一个时间选择器。四选一控制器从分频器选择不同频率的时钟信号输送到彩灯花样控制器，从而达到控制彩灯闪烁速度的快慢，时间选择器控制每种速度维持的时间长短。,30,彩灯电路的设计：,(1)四频率输出分频器：一个输入的时钟信号，对所输入的时钟信号进行2分频、4分频、8分频、16分频，得到四种频率信号。(2)时间选择器：时间选择器实际上是两个分频器，其中一个频率是另一个频率的两倍。这两个输出的的时钟信号组合起来就可以为四选一控制器提供00、01、10、11四个时间选择条件。(3)四选一控制器：从分频器中选择不同频率的时钟信号送给彩灯控制器，实现彩灯闪烁的频率变化。(4)彩灯控制器：彩灯控制电路是整个设计的核心，它负责整个设计的输出效果即各种彩灯图案的样式变化。,31,彩灯电路的设计,基本功能：控制直流电机的正反转运行；注意互锁。在数码管上显示电机目前转过的圈数；扩展功能:单独记录正转圈数、反转圈数。,直流电机控制的设计与实现,33,用原理图设计方式完成设计使用功能仿真单独仿真验证各模块的功能。产生顶层模块，完成顶层设计。选择目标器件，编译顶层设计，在编译报告中查看时序分析结果和器件资源使用情况。在分配编辑器中完成引脚分配。下载到芯片并验证设计将调试好的程序作为论文的一部分提交答辩,设计实施方式：,.,34,分频电路的功能主要有两个：产生标准秒脉冲信号提供功能扩展电路所需要的信号，如声音报警时用的1kHz的高音频信号和500Hz的低音频信号等参照书7879页,.,35,显示电路的功能：控制8个数码管的显示;动态显示;参照书80-83页,电子设计自动化（ElectronicDesignAutomation，EDA）技术是以计算机科学和微电子技术发展为先导，汇集了计算机图形学、拓扑逻辑学、微电子工艺与结构学和计算数学等多种计算机应用学科最新成果的先进技术，它是在先进的计算机工作平台上开发出的一整套电子系统设计的软件工具。从20世纪60年代中期开始，人们不断开发出各种计算机辅助设计工具来帮助设计人员进行集成电路和电子系统的设计，集成电路技术的不断发展对EDA技术提出新的要求，并促进了EDA技术的发展。,36,什么是EDA,电路仿真工具：主要用于模拟电路和数字电路的仿真，常见的有SPICEPSPICE、EWB、MULTISIM等；电路板级设计工具：常见的有PROTELE、POWERPCB等；可编程器件开发工具：常见的有MAXPLUSII、QUARTUSII、MATLABDSPBUILDER等。,37,38,EDA（ElectronicsDesignAutomation）即电子设计自动化技术，是利用计算机工作平台，从事电子系统和电路设计的一项技术。EDA技术为电子系统设计带来了这样的变化：（1）设计效率提高，设计周期缩短；（2）设计质量提高；（3）设计成本降低；（4）能更充分地发挥设计人员的创造性；（5）设计成果的重用性大大提高，省去了不必要的重复劳动。,EDA设计方法,39,数字电路的EDA设计是基于FPGA进行设计的，支持自顶向下的设计方法：（1）首先从系统设计入手，在顶层进行功能划分和结构设计；（2）然后再逐级设计底层的结构；（3）并在系统级采用仿真手段验证设计的正确性；（4）最后完成整个系统的设计，实现从设计、仿真、测试一体化。,40,传统的设计方法是基于中小规模集成电路器件进行设计（如74系列及其改进系列、CC4000系列、74HC系列等都属于通用型数字集成电路），而且是采用自底向上进行设计：（1）首先确定可用的元器件；（2）根据这些器件进行逻辑设计，完成各模块；（3）将各模块进行连接，最后形成系统；（4）而后经调试、测量观察整个系统是否达到规定的性能指标。,41,42,43,.,44,QuartusII软件的设计过程主要包括：建立项目输入设计电路（可采用不同方式）设计编译设计仿真设计下载,Quartus设计流程介绍,.,45,Quartus设计流程,启动Quartus5.0（9.1)双击桌面上的Quartus5.0图标或单击开始按扭，在程序菜单中选择Quartus5.0，可以启动Quartus5.0。其初始界面如图所示。,.,46,1新建一个工程利用QuartusII提供的新建工程指南可以帮助我们很容易的建立一个工程：在主菜单上选择FileNewProjectWizard将弹出如下图所示对话框。,Quartus设计流程,.,47,在上图中的第一个空白处需添入新建工程工作目录的路径，为便于管理，QuartusII软件要求每一个工程项目及其相关文件都统一存储在单独的文件夹中。第二个空白处需添入新建的工程名称。第三个空白处需添入的是工程的顶层设计实体名称，要求顶层设计实体名称和新建的工程名称保持一致。如上图所示添好后，按Next按钮，将会弹出加入文件对话框，如下图所示。,Quartus设计流程,.,48,.,49,可以在File空白处选择添入其他已存在的设计文件加入到这个工程中，也可以使用UserLibraryPathnames按钮把用户自定义的库函数加入到工程中使用。完成后按Next按钮进入下一步。下面弹出的是选择可编程逻辑器件对话框，如下图所示。选Specific，手动选择需要的器件，选Auto，则由编译器自动选择。,Quartus设计流程,.,50,在下一步弹出的对话框中通过选择器件的封装形式，引脚数目，以及速度级别来约束可选器件的范围。如图所示。,器件设置对话框,Quartus设计流程,.,51,最后是由新建工程指南建立的工程文件摘要，显示了上面的全部设置选项。至此，新工程建立完毕，在QuartusII设计软件界面的顶部标题栏将显示工程名称和存储路径。如下图所示。,Quartus设计流程,.,52,2编辑文件单击标题栏中的FileNew对话框，如图所示。,单击New对话框的DeviceDesignFiles选项卡，选择编译文件的语言类型。这里选择BlockDiagram/SchematicFile，选好后单击【OK】按钮，打开原理图编辑器窗口，可以在此窗口进行原理图的设计。,Quartus设计流程,.,53,在编辑窗中的任何一个位置上单击鼠标右键，在弹出的快捷菜单中选择其中的输入元件项Insert-Symbol，于是将弹出如下图所示的输入元件的对话框,Quartus设计流程,.,54,选择菜单File-SaveAs命令，将已设计好的原理图文件取名并存盘在已为此项目建立的文件夹内。,Quartus设计流程,.,55,设置引脚：为了能对此全加器进行硬件测试，应将其输入输出信号锁定在芯片确定的引脚上，编译后下载。选择Tools菜单中的Assignments项，即进入如图所示的AssignmentEditor编辑器窗。在Category栏中选择Pin，或直接单击右上侧的Pin按钮。,Quartus设计流程,.,56,双击To栏的，在出现的如图所示的下拉栏中分别选择本工程要锁定的端口信号名；然后双击对应的Location栏的，在出现的下拉栏中选择对应端口信号名的器件引脚号，如对应ain,选择8脚。,Quartus设计流程,.,57,3QuartusII编译编译设置：利用QuartusII提供的编译设置指南可以帮助我们很容易的进行一个项目的编译设置。在主菜单中选择Assignments/CompilerSettingsWizard选项，将弹出一个对话框，要求输入指定的编译实体模块和设定名字。编译设置好后，在主菜单中选择Processing/StartCompilation对所设置的项目进行编译。阅读编译报告：编译后自动生成的编译报告如图8.13所示，它包含了怎样将一个设计放到一个器件中的所有信息。有器件使用统计，编译设置情况，底层显示，器件资源利用率，状态机的实现，方程式，延时分析结果，CPU使用资源。,Quartus设计流程,.,58,Quartus设计流程,.,59,Quartus设计流程,.,60,4QuartusII仿真QuartusII支持多种仿真输入方法，它支持波形方式输入，如：向量波形文件（.vwf）、向量文件（.vec）、列表文件（.tbl），也支持Testbench如：Tcl/TK脚本文件，同时也支持第三方的仿真工具的Verilog/VHDLTestbench。QuartusII仿真设置:利用QuartusII提供的仿真设置指南可以帮助我们快速进行一个项目的仿真设置。在主菜单中选择Assignments/SimulatorSettingsWizard选项，在弹出的对话框中，输入指定的仿真实体模块和设定名字。,Quartus设计流程,.,61,建立仿真波形文件:在主菜单中选择File/New选项，在弹出的New对话框中选择OtherFiles选项中的VectorWaveformFile。设置仿真参数:设置仿真时间区域。对于时序仿真来说，将仿真时间轴设置在一个合理的时间区域上十分重要。通常设置的时间范围在数十微秒间：,Quartus设计流程,.,62,将工程端口信号节点选入波形编辑器中。,Quartus设计流程,.,63,编辑输入波形(输入激励信号)。,Quartus设计流程,.,64,存盘，并启动仿真,Quartus设计流程,.,65,观察仿真波形,Quartus设计流程,.,66,5、QuartusII下载:打开编程窗和配置文件。首先将实验系统和并口通信线连接好，打开电源。在菜单Tool中选择Programmer，于是弹出如图所示的编程窗。在Mode栏中有4种编程模式可以选择：JTAG，PassiveSerial（被动串行配置方式），ActiveSerial和In-Socket。为了直接对FPGA进行配置，在编程窗的编程模式Mode中选JTAG(默认)，并选中打勾下载文件右侧的第一小方框。注意要仔细核对下载文件路径与文件名。如果此文件没有出现或有错，单击左侧“AddFile”按钮，手动选择配置文件f_adder.sof。,Quartus设计流程,.,67,5、QuartusII下载:设置编程器。若是初次安装的Quartus,在编程前必须进行编程器选择操作。这里准备选择ByteBlasterMVLPT1。单击HardwareSetup按钮可设置下载接口方式，在弹出的HardwareSetup对话框中，选择Hardwaresettings页，再双击此页中的选项BytcBlaster之后，单击Close按钮，关闭对话框即可。这时应该在编程窗右上显示出编程方式：ByteBlasterLPT1。如果打开下所示的窗口内“Currentlyselected”右侧显示NoHardware，则必须加入下载方式。即点击AddHardware钮，在弹出的窗中点击OK，再在窗口中双击BytcBlaster，使“Currentlyselected”右侧显示BytcBlasterLPT1。,Quartus设计流程,.,68,Quartus设计流程,.,69,4、QuartusII下载:下载：单击下载标符Start按钮，即进入对目标器件FPGA的配置下载操作。当Progress显示出100%，以及在底部的处理栏中出现“ConfigurationS