简易逻辑分析仪设计实现

简易逻辑分析仪设计实现摘 要本系统的设计电路由8位数字信号发生器电路、数据采集电路、功能控制系统、显示电路四部分构成。8位数字信号发生器电路：由单片机、液晶、按键等元器件组成，可以产生8路循环移位逻辑信号序列，并能设定、调节并显示预置值。数据采集电路：由单片机控制，含有RAM及8位输入电路等，能够采集并存储输入的8位逻辑序列。功能控制系统：它也是由单片机控制，完成设定、显示、调整系统各功能项的任务。显示电路：主要由可编程逻辑器件CPLD和电平移位及扫描电路组成，用于将RAM中的8路逻辑序列取出，将其高速送入示波器稳定显示。一、方案论证简易逻辑分析仪系统包括四个部分：（1）8位数字信号发生器（2）数据采集电路（3）功能控制电路（4）显示电路。整个系统框图如图（1）所示： 第一部分是8位数字信号发生器。本题要求能产生8路可预置的循环移位逻辑信号序列，输出信号为TTL电平，序列时钟频率为100Hz，并能够重复输出。这里有两种方案供选择：1、采用中、小规模器件实现；2、用单片机AT89C52来完成。如果使用中、小规模器件，虽然不需要使用软件编程，但使用的芯片很多，不仅电路复杂，而且由于电路内部接口信号烦琐，中间关联多，抗干扰能力差。而单片机作为一个智能化的可编程器件，可以通过软件完成相关功能。因此，我们采用方案2来完成8位数字信号发生器电路。第二部分为功能控制系统。此系统实现控制简易逻辑分析仪的某些特殊功能。有两种方案：1、用中小规模元件组成控制系统。2用单片机AT89C52完成。如前所述，与中、小规模元件组成的控制系统相比，单片机有着先天的优势，不仅系统更加稳定，而且易于操作。 因此方案2更合理。第三部分数据采集电路的实现也有两种方案。方案1：用单片AT89C52机完成数据采集及存储。方案2：用可编程逻辑器件CPLD来实现。由于题目要求采集的是100Hz的低频时钟序列，用普通单片机可以轻松实现，不需要使用复杂的CPLD系统。所以，我们使用方案1实现数据采集电路。 第四部分显示系统也可以有两种方案：1、使用CPLD完成控制；2、用单片机AT89C52实现控制。本题要求在示波器上清晰稳定地显示信号序列，显示系统必须高速地从RAM中提取数据并传送到示波器的输入端口。普通的单片机数据传送速率很难满足这个要求，AT89C52也是一样。而可编程逻辑器件CPLD工作速度快，为ns量级，可以完成题中高速采样及显示工作。因此，这里选用方案1。经过论证，我们可以确立各部分电路的主控器件：单片机AT89C52（8位数字发生器）单片机AT89C52（功能控制系统）单片机AT89C52（数据采集电路）可编程逻辑器件CPLD（显示电路） 二、系统原理框图 前面的方案论证为各个部分电路确立了主控器件。以此为基础，我们根据题目的基本要求和发挥部分的需要，进一步完善各部分电路的具体实现，作出了此分析仪的系统原理框图，如图（2）所示：三、系统电路根据前面的讨论，本系统需要设计的电路共四块，现在我们就每一块具体电路进行具体分析。（一） 8位数字信号发生器。具体电路如下图所示。依据题目要求，要产生100Hz循环移位逻辑信号序列，需要给AT89C52定时器设定10ms中断，利用中断程序来实现这个目的。电路中使用了两个按键分别控制序列的高8位和低8位。中文液晶显示器用来显示预置值的设定情况。（二） 功能控制系统。本系统使用AT89C52设定触发字，送给采集系统，同时产生16选1的数字控制信号，送给模拟开关4067，以便从0.25V4.0V之间的16个等级选出一级送到高速比较器，作为不同逻辑电平转换的参考电压。（三） 数据采集电路。本模块以AT89C52为控制器，外接RAM，采用分时复用的方式，进行数据的采集。（四） 显示系统。为了将CPLD还原的八路TTL逻辑电平清晰稳定地显示在逻辑示波器上，首先需要将八路信号分别移位到不同的电平等级上。为此，我们采用了8个T型电阻组成的网络来进行电平移位。T型电阻的结构如下： 设Vin=0V 时，V0=V1；Vin=5V时，V0=V2。 根据KCL原理，利用下列二元一次方程组求出R1、R2：V1 / R0 = (5 V1) / R1 V1 / R2V2 / R2 = (5 V2) / R0 (5 V2) / R1 其中，V1为脉冲序列的低电平，电压从1V开始，每路信号增加0.1V。V2为脉冲序列的高电平，电压为 V1 0.2V设R0 = 51K解此方程组可得R1、R2 列如下表：1路2路3路4路5路6路7路8路R1/K10.007.6926.2505.2634.5454.0003.5713.226R2/K2.6322.8573.1253.4483.8464.3485.0005.882V1/V1.01.31.61.92.22.52.83.1V2/V1.21.51.82.12.42.73.03.3其次，需要一个8路转换开关。在此我们采用了模拟开关4051，通过一个8进制计数器循环转换8个通道的信号。只要信号还原的速率和转换的速率符合一定的关系，就能在模拟示波器上清晰的显示8路通道的信号。四、系统软件设计信号发生器内控制器的软件流程图如下： 采集系统的软件流程图为：用VHDL语言设计的数据还原电路顶层框图如下： 五、测试仪表 100M的模拟示波器、数字万用表、函数波发生器、EDA系统开发工具、仿真器、PC机等。六、调试过程及功能实现系统的调试先分模块进行，最后进行整机调试。（一）分模块调试1、8路信号源调试。由信号源产生的8路循环移位逻辑信号序列按照题目要求接入8路显示电路的输入端。输出端则接到示波器上。经过几次测试，模拟示波器上显示的波形基本符合题目要求，测试波形如下：2、采集电路调试，在采集电路数据输入部分加入标准信号，由单片机将其写入RAM指定的地址中，在将其读出后显示在LED显示。3、显示电路的调试，调节T型电阻网络，用高精度电位器确定电阻阻值，并进行微调，结果显示正常。（二）整机电路的调试。由电路整体连接电路后，经断电检测后，没发现短路、接地和开路现象，然后进行整机上电测试。在整机调试过程中，我们遇到了一些问题。（1）示波器上显示杂乱的波形。可能CPLD没有从RAM里把所采集的数据读出来。我们用示波器检查RAM的读写信号，发现RAM片选端没有信号，怀疑是硬件的问题，检查电路发现片选端连接错误，修改。（2）示波器显示的波形仍然杂乱，怀疑是系统时序不正确，修改程序后示波器上能显示所采集的波形，但是显示的波形不清晰，波形闪烁，应该是同步信号出现问题。经过再次计算，更改同步信号的频率。（3）示波器上再次出现杂乱的波形。经检查电路中RAM，CPLD，AT89C52，各路信号，工作正常，但是总线隔离电路，送不出数据，并且系统的电源部分发热，怀疑有短路点，经检查没有发现虚焊，及电路连接错误，怀疑某个IC损坏，经检查后发现其中一块74HC245损坏，更换后，波形正常显示出来。 （三）功能实现（1）检测门限电压可调部分，能够完成题目要求。（2）通过游标在示波器上显示触发位置，并由按键调节触发位置。（3）由高频信号源产生窄脉冲，由二选一电路控制窄脉冲输出，从而在示波器上显示时间标志线。（4）由CPLD输出8位信号，用LED显示当前时间标志线上的逻辑状态。（5）由单片机输入三级触发字，实现三级触发，从而完成题目要求。（6）增加控制深度后，由单片机控制分页显示。七结果分析1、 设定信号序列预置值55H，单级触发字55H，门限电平为2V。按单次触发键后。示波器上显示的波形如下： 2、 为了在示波器上同时显示8路信号，必须采用电平移位电路，我们采用T型电阻网络，这是我们的第一个创新。与此同时，我们采用了8路模拟开关4051循环显示，这是我们的第二个创新。为了使模拟开关自动切换通道我们用CPLD制作了8位循环记数器，这是我们的第三个创新。为了使门限电平可调我们制作了高精密度的电阻分压网络，通过16选一模拟开关4067输出后送到高速比较器LM393上，输入信号与之比较后送到单片机进行采集。这是我们的第四个创新。总结 这次竞赛不仅锻炼了我们的动手能力，激发了我们的创新思维，提高了我们的团队合作精神，而且培养了我们面对挫折勇于克服的意志品质和吃苦耐劳的精神。我们也深深的体会到理论结合实际的重要性，体会到知识的海洋是无穷无尽，激发我们去追求。总之，我们喜欢“电子设计”竞赛，感谢全国大学生组委会给我们这样锻炼的机会。 附录 一、 单片机主要源程序1、 数字信号发生器#include#include #include#include#include#includevoid main(void) uchar i; uchar j; initial(); for(;) for(i=0x02,j=0x00;i0x09;i+,j=j+2) WriteScr(0xf0,i,0x00,menuj-0xa0,menuj+1-0xa0,0x04); if(signalword&0xf0)4)&0x0f)+0x30,0x00,0x03); else WriteScr(0xf9,0x04,0x10,(signalword4)&0x0f)+0x37,0x00,0x03); if(signalword&0x0f)0x0a) WriteScr(0xf9,0x05,0x10,(signalword&0x0f)+0x30,0x00,0x03); else WriteScr(0xf9,0x05,0x10,(signalword&0x0f)+0x37,0x00,0x03); void time0_int(void)interrupt 1 TH0=TH0NUM; TL0=TL0NUM; shiftword=_crol_(shiftword,1); clkout=1; signal=shiftword; _nop_(); clkout=0;void int0(void)interrupt 0 GetKeyInput();2、功能控制#include#include#include#include#includemain() uchar i; EX0=1; IT0=1; EA=1; chufa=chufazi; for(;) write_128321(0,0x0c);write_128321(0,0x80); for(i=0;i10;i+) write_128321(1,menu1i);write_128321(1,0x3a);if(chufazi&0xf0)4)&0x0f)+0x30);else write_128321(1,(chufazi4)&0x0f)+0x37);if(chufazi&0x0f)0x0a)write_128321(1,(chufazi&0x0f)+0x30);else write_128321(1,(chufazi&0x0f)+0x37);write_128321(0,0x90); for(i=0;i10;i+) write_128321(1,menu2i); write_128321(1,0x3a); write_128321(1,menu34*menxian);write_128321(1,menu34*menxian+1);write_128321(1,menu34*menxian+2);write_128321(1,menu34*menxian+3);write_128321(1,0x56); void int0(void)interrupt 0 GetKeyInput(); 3、数据采集#include#include#include#includevoid main(void) EX0=1; IT0=1; PX0=1; EX1=1; IT1=1; EA=1; for(;);void int0(void)interrupt 0 delay(3000); if(INT0=1) return; if(flag=0) flag=1; intrd=0; addrzi=0x00; void int1(void)interrupt 2 if(flag=1) chufazi=chufa; caijizi=caiji; if(mmm=0) if(caijizi=chufazi) mmm=1; if(mmm=1) delay(100); if(addrzi20) address=addrzi;cs=0;_nop_();wr=0;_nop_();wr=1;_nop_();cs=1; addrzi+; else flag=0; intrd=1;mmm=0; 二、VHDL语言主要源程序library ieee;use ieee.std_logic_1164.all;use ieee.std_logic_unsigned.all;entity rd is port(clk4M,pdata,intrd:in std_logic; rami:in std_logic_vector(7 downto 0); cs,we,oe,tong:out std_logic; addr,dout:out std_logic_vector(7 downto 0);end rd;architecture rd_arc of rd isbegin process(clk4M,intrd) variable abc:std_logic_vector(7 downto 0); variable state:integer range 0 to 499; begin if intrd=0 then we=1; cs=1; oe=1; tongaddroe=0; csdoutoe=1; csstate:=0; abc:=ab