10电本《数字电子技术基础》期中试卷答案.doc_第1页
10电本《数字电子技术基础》期中试卷答案.doc_第2页
10电本《数字电子技术基础》期中试卷答案.doc_第3页
10电本《数字电子技术基础》期中试卷答案.doc_第4页
10电本《数字电子技术基础》期中试卷答案.doc_第5页
已阅读5页,还剩1页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

考生信息栏 院(系) 班级 姓名 学号 装订线2011 2012 学年 第 2 学期物理与机电工程学院(系)10级电子信息工程专业数字电子技术基础期中试卷试卷类别:开卷( )闭卷( )考试用时: 90 分钟考试时间: 年 月 日 午考试地点: 题号分数注意事项1、学生的院(系)别、专业、班级、姓名、学号必须填写在考生信息栏内指定的位置。2、学生在考试之前必须填写考试时间和地点。3、答题字迹要清楚,并保持卷面清洁。总分评卷人复核人一、填空题(共15分,每题3分)1由D触发器转换为T触发器时,则转换电路D=。在JK触发器中,当J=K=1时,可实现 计数 功能。 2.将二进制数1101010转换成十进制数是 _106_,十六进制数是_6A_。3n个触发器构成的二进制计数器,其计数的最大容量是。4、构造一个模6计数器需要_6_个状态,_3_个触发器。5TTL电路在正逻辑系统中,输入悬空相当于输入_高_(高或低)逻辑。二、选择题(共24分,每小题3分)1附图2.1所示是某组合逻辑电路的输入、输出波形,该组合逻辑电路的逻辑表达式为( C )。ABC D. 2附图2.2所示是主从型JK触发器,当J、K端及、端均为高电平或悬空时,触发器完成的功能是 ( A )。A计数B置1C置0 D.保持 附图2.1 附图2.23以下表述正确的是 ( D ) A)组合逻辑电路和时序逻辑电路都具有记忆能力。 B)组合逻辑电路和时序逻辑电路都没有记忆能力。 C)组合逻辑电路有记忆能力,而时序逻辑电路没有记忆能力。 D)组合逻辑电路没有记忆能力,而时序逻辑电路有记忆能力。4.如图所示TTL电路中逻辑表达式为Y=A+B的是( D )5已知函数,则其反函数为( B ) A) B) C) D)6、 引起组合逻辑电路中竟争与冒险的原因是( C )A、逻辑关系错; B、 干扰信号; C、电路延时; C、电源不稳定。7. 逻辑数F=AC+A+B,当变量的取值为( C )时,将出现冒险现象。A. B=C=1 B. B=C=0 C. A=1,C=0 D. A=0,B=08. 时序逻辑电路中一定是含(A )A. 触发器 B. 组合逻辑电路 C. 移位寄存器 D. 译码器三、将下列函数简化为最简与或式(共 8 分,每题 4 分)1、已知逻辑函数Y=求:(1)标准“与或”表达式,Y=(2)反函数“与或”表达式,=(3)对偶式Y =2、用3线8线译码器74LS138实现下列函数:(要求写出变换过程)(10分) 74LS138Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y7 A0 A1 A2 OOOOOOOOOSTB STC STAO解: 四、电路分析与设计(共52分)1、画出如图所示各触发器在时钟脉冲作用下输出端的电压波形。设所有触发器的初始状态皆为Q = 0。(8分) 2十进制计数器T4160构成的计数器电路如图所示,试分析该电路是几进制计数器,画出状态转换图。T4160的功能表见下表。(6分)解: 状态转换图为:3、分析下图时序电路的逻辑功能,

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论