模拟开关与多路转换器.doc

模拟开关与多路转换器 问：ADI公司不给出ADG系列模拟开关和多路转换器的带宽，这是为什么?答：ADG系列模拟开关和多路转换器的输入带宽虽然高达数百兆赫，但是其带宽指标本身不是很有意义的。因为在高频情况下，关断隔离(offisolation)和关扰指标都明显变坏。例如，在1MHz情况下，开关的关断隔离典型值为70dB，串扰典型值为-85dB。由于这两项指标都按20dB/+倍频下降，所以在10MHz时，关断隔离降为50dB，串扰增加为-65dB；在100MHz时，关断隔离降为30dB，而串扰增加为-45dB。所以，仅仅考虑带宽是不够的，必须考虑在所要求的高频工作条件下这两项指标下降是否能满足应用的要求。(关断隔离是指当开关断开时，对耦合无用信号的一种度量译者注。)问：哪种模拟开关和多路转换器在电源电压低于产品说明中的规定值情况下仍能正常工作?答：ADG系列全部模开关和多路转换器在电源电压降到+5V或5V情况下都能正常工作。受电源电压影响的技术指标有响应时间、导通电阻、电源电流和漏电流。降低电源电压会降低电源电流和漏电流。例如，在125C，15V时，ADG411关断状态源极漏电流IS(OFF)和漏极漏电流ID(OFF)都为20nA，导通状态漏极漏电流ID(ON)为40nA；在同样温度下，当电源电压降为5V，IS(OFF)和ID(OFF)降为25nA，ID(ON)降为5nA。在+125C，15V时，电源电流IDD，ISS和IL最大为5A；在5V时，电源电流，最大值降为1A。导通电阻和响应时间随电源电压降低而增加。图1和图2分别示出了ADG408的导通电阻和响应时间随电源电压变化的关系曲线。此主题相关图片如下：图1导通电阻与电源电压的关系曲线问：有些ADG系列模拟开关是用DI工艺制造的，DI是怎么回事?答：DI是英文DielectricIsolation介质隔离的缩写，按照DI工艺要求，每个CMOS开关的NMOS管和PMOS管之间都有一层绝缘层(沟道)。这样可以消除普通的模拟开关之间的寄生PN结，所以可以制造出完全防闩锁的开关。在采用PN结隔离(不是沟道)工艺中，此主题相关图片如下：图2响应时间与电源电压的关系曲线此主题相关图片如下：图3DI工艺结构示意PMOS和NMOS管中的N沟道和P沟道构成一种反向偏置正常工作的二极管，当模拟输入信号超过电源电压时，开关处于过压或断电状态，二极管正向偏置，构成双晶体管组成的类似可控硅(SCR)电路。由于它对此电流剧烈地放大，最终导致闩锁。然而，采用DI工艺制造的CMOS开关不会产生这种二极管效应，因此使器件防闩锁。问：带故障保护的多路开关或通道保护器是如何工作的?答：带故障保护的多路开关的一个通道或通道保护器是由两个NMOS管和两个PMOS管组成的。其中一个PMOS管不放在直接信号路经上，通常将另一个PMOS管的源极接到它的衬底(背栅极)。这样可以起到降低阈值电压的作用，从而可增加正常工作条件下输入信号的范围。基于同样理由，将一个NMOS管的源极和另一个管子的背栅极相连。正常工作期间，带故障保护的多路转换器和普通器件一样工作。当输入通道出现故障时，这意味着输入信号超过由电源电压决定的阈值电压。阈值电压与电源电压的关系如下：对于正过压情况，阈值电压由(VDD-VTN)决定。其中VTN为NMOS管的阈值电压(典型值15V)；对于负过压情况，阈值电压由(VSS-VTP)决定。其中VTP为PMOS管的阈值电压(典型值2V)。当输入电压超过上述阈值电压而且通道未加负载时，通道输出电压可箝住到阈值电压。问：当出现过压时，上述多路转换器如何工作?答：图4和图5示出了信号路经晶体管在过压条件下的工作情况。图4示出了当正过压信号加到通道时，NMOS，PMOS和NMOS三个管子串联工作的情况。当第一个NMOS管的漏极电压超过(VDD-VTN)时，它进入饱和工作状态。它的源极电位等于(VDD-VTN)，而其它两个MOS管则处于非饱和工作状态。此主题相关图片如下：图4正过压施加在通道上的工作情况此主题相关图片如下：图5负过压施加在通道上的工作情况当负过压施加通道上漏极电压超过阈值(VSS-VTP)时，PMOS管进入饱和工作方式。像正过压情况一样，其它两个MOS管都处于非饱和状态。问：负载如何影响箝位电压?答：当通道加负载时，其输出电压箝位在两个阈值电压之间。例如，负载为1k，VDD=+15，在正过压情况下，输出电压箝位在(VDD-VTN-V)，其中V为通道上两个非饱和MOS管上产生的电压降IR。这个例子说明被箝位的NMOS管的输出电压低于135V。因为其余两个MOS管的导通电阻通常为100，所以流过的电流为135V/(1k+100)=1227mA，在这两个管子(NMOS和PMOS)上产生的电压降为12V，从而使箝位电压VCLAMP为123V。因此出现故障期间的输出电流由负载决定，即VCLAMP/RL。此主题相关图片如下：图6箝位电压的确定问：当电源断电时，带故障保护的多路转换开关和通道保护器还有保护作用吗?答：有。当电源电压降低或突然断电时，这种器件仍然有故障保护功能。当VDD和VSS等于0V时，如图7所示，管子处于断电状态，此时电流小到亚纳安级。问：什么是“电荷注入”?答：模拟开关和多路转换器中出现的电荷注入是指此主题相关图片如下：图7电源断电状态与构成模拟开关的NMOS和PMOS管相伴的杂散电容引起的一种电荷变化。模拟开关的结构模型以及与其相伴的杂散电容如图8和9所示。模拟开关基本上由一个NMOS管和一个PMOS管并联而成。对于双极性输入信号，这种结构产生一个“浴盆”形电阻，其等效电路图示出了由电荷注入效应引起的主要寄生电容CGDN(NMOS管栅漏电容)和GGDP(PMOS管栅漏电容)。伴随PMOS管产生的栅漏电容大约是NMOS管产生的栅漏电容的2倍，因为这两种管子具有相同的导通电阻，PMOS管的面积大约是NMOS管的2倍。因此对于从市场上得到的典型模拟开关来说，伴随PMOS管产生的杂散电容大约是NMOS管的2倍。此主题相关图片如下：图8由寄生电容表现出的CMOS模拟开关电路结构此主题相关图片如下：图9由电荷注入效应引起的主要寄生电容表现出的等效电路当开关导通时，正电压加到NMOS管的栅极，而负电压加到PMOS管的栅极。因为寄生电容CGDN和CGDP失配，所以注入到漏极的正电荷和负电荷的数量不相等，这样就造成模拟开关输出端的电荷迁移，呈现出负向电压的尖脉冲。因为模拟开关现在处于导通状态，所以负电荷通过模拟开关的导通电阻(100)很快地放电掉。在第5s处的仿真的曲线可以说明这一点(见图10和11)。当开关断开时，负电压加到NMOS管的栅极，而正电压加到PMOS管的栅极。从而使充电电荷加到模拟开关的输出端。因为模拟开关现在处于断开状态，所以对这种注入正电荷的放电路经是一种高阻状态(100M)。这样使开关在下次导通之前负载电容一直存贮这个电荷。这种仿真曲线清楚地说明，CL上带的电压(由于电荷注入)在第25s再次导通之前一直保持170mV。在这一点又将等量的负电荷注入到输出端，从而使CL上的电压降到0V。在第35s此模拟开关再次导通，上述过程以这种周期方式连续进行。此主题相关图片如下：图10用于图11仿真输出曲线的时序图此主题相关图片如下：图11100kHz模拟开关电荷注入效应仿真输出曲线当开关频率和负载电阻降低时，由于模拟开关在下次切换之前才能把注入电荷泄漏掉，所以开关输出包含正向尖峰和负向尖峰，如图12所示。此主题相关图片如下：图12在开关频率和负载电阻很低情况下模拟开关输出曲线问：如何改善模拟开关的电荷注入作用?答：如上所述，电荷注入效应是由于NMOS管和PMOS管的寄生栅漏电容的失配造成的。如果使寄生栅漏电容匹配，那么就几乎不会有电荷注入效应。ADI公司的CMOS模拟开关和多路转换器都能够很精密地做到这一点。通过在NMOS管的栅极和漏极之间引入一个虚拟电容(CDUMMY)的方法来解决它们之间的匹配问题，如图13所示。遗憾的是，只有在规定的条件下才能实现寄生电容的匹配，即PMOS管和NMOS管的源极电压都必须为0V。这样做是因为寄生电軨GDN和CGDP不恒定，而是随其源极电压变化而变化的。当NMOS和PMOS管此主题相关图片如下：图13在VSOURCE=0V条件下，实现寄生电容的匹配的源极电压变化时，其通道深度变化，从而使CGDN和CGDP跟着变化。因此电荷注入效应在VSOURCE=0V时的匹配情况，对于VSOURCE为其它值时提供参考。注：在匹配条件下，即VSOURCE=0V，模拟开关的产品说明中通常给出电荷注入值。在这种情况下，大多数模拟开关的电荷注入值一般都非常好，最大23pC，但对于VSOURCE等于其它值，电荷注入值将增加，增加程度依具体器件而定。许多产品说明都给出电荷注入值与源极电压VSOURCE关系曲线。问：在应用中，我如何减小电荷注入效应?答：由于一定量的电荷注入引起的电荷注入效应在模拟开关的输出端产生一种电压毛刺。尖峰幅度是模拟开关输出的负载电容以及开关的导通时间和关断时间的函数，负载电容越大，输出电压毛刺越小，即Q=CV或V=Q/C，其中Q恒定。当然，增加负载电容不是总能做到的，因为它会减少通道的带宽。但是对于音频应用来说，增加负载电容是减少那些无用的“劈拍”和“卡搭”声的有效方法。选择导通时间和关断时间短的模拟开关也是减小输出端尖峰幅度有效方法。因为在较长的时间范围内注入相同数量的电荷，从而使电漏泄时间变长，因此使毛刺变宽，而幅度降低。有些音频模拟开关，例如SSM2401/SSM2412(其导通时间规定为10ms)采用上述方法是非常有效的。还值得指出的是，电荷注入效应与模拟开关的导通电阻密切相关。通常导通电阻RON越低，电荷注入作用越坏。其原因显然与导通电阻的几何尺寸有关，因为增加加NMOS和PMOS管的面积会降低RON，而增大CGDN和CGDP。因此适当选择