基于VHDL简易数字频率计的设计开题报告.doc

商丘师范学院学士学位毕业设计开题报告学生姓名所在院（系）专业电子信息工程论文题目：基于VHDL简易数字频率计的设计一、选题的科学依据（课题的意义及应用价值）数字频率计是电子测量与仪表技术最基础的电子仪表类别之一，数字频率计是计算机，通讯设备，音频视频等科研生产领域不可缺少的测量仪器，而且它是数字电压必不可少的部件。当今数字频率计不仅是作为电压表，计算机，天线电广播通讯设备，工艺过程自动化装置。多种仪表仪器与家庭电器等许多电子产品中的数据信息输出显示器反映到人们眼帘。集成数字频率计由于所用元件少，投资少，体积小，功耗低，且可靠性高，功能强，易于设计和研发，使得它具有技术上的实用性和应用的广泛性。不论从我们用的彩色电视机，电冰箱，DVD，还有我们现在家庭常用到的数字电压表数字万用表等等都包含有频率计。现在频率计发展的方向，它不仅可以很方便的读数，而且还可以使频率的测量范围和测量准确度上都比模拟先进。而且频率计的使用已是很多的方面，数字卫星，数字通讯等高科技的领域都有应用，今天数字频率计的发展已经不仅仅是一个小电子产品的发展也是整个民族乃至整个国家的发展，所以频率计的发展是一个整体的趋势。二、文献综述（国内外研究概况及发展趋势）随着电子技术的发展，当前数字系统的设计正朝着速度快，容量大，体积小，重量轻的方向发展，推动该潮流迅猛发展的引擎就是日趋进步和完善的设计技术1。目前数字频率计的设计可以直接面向用户需求，根据系统的行为和功能要求，自上至下的逐层完成相应的描述，综合，优化，仿真与验证，知道生成器件。上述设计过程除了系统行为和功能描述以外，其余所有的设计过程几乎都可以用计算机来自动地完成，也就是说做到了电子设计自动化(EDA) 2。这样做可以大大地缩短系统的设计周期，以适应当今品种多，批量小的电子市场的需求，提高产品的竞争能力3-4。电子设计自动化(EDA)的关键技术之一是要求用形式化方法来描述数字系统的硬件电路，即要用所谓硬件描述语言来描述硬件电路，因此就要用到硬件描述语言VHDL，它的全名Very-High-Speed Integrated Circuit HardwareDescription Language，诞生于1982年。在1987年底，VHDL被IEEE和美国国防部确认为标准硬件描述语言5。VHDL和Verilog作为IEEE的工业标准硬件描述语言，得到众多EDA公司支持，在电子工程领域，已成为事实上的通用硬件描述语言6-7。所以硬件描述语言及相关的仿真，综合等技术的研究是当今电子设计自动化领域的一个重要课题。我国的频率计其实不是落后发达国家太多的，我国在这个领域的发展是极其迅速的，现在的技术实际已是多年来见证8。我国现阶段电子产品的市场特点，电子数字化发展很快。在我国和发达国家的发展情况是趋于一致的，数字频率计已 经应用于高科技等产品上面，可以不无夸张的说没有不包含有频率计的电子产品9。我国的CD，VCD，DVD和数字音响广播等新技术已开始大量进入市场;而在今天这些行业中都必须用到频率计10。到今天频率计已开始并正在向智能，精细方向学的发展。国外的发展比我国要早，所以在这些行业中还领先于我们11-12。参考文献：1 王行,熊寿奎,李衍. EDA技术入门与提高M .西安:西安电子科技大学出版社,2009,4.2 潘松.VHDL实用教程M .成都:电子科技大学出版社,2000.3 辛春艳.VHDL硬件描述语言M .北京:国防大学出版社,2002.4 徐志军.大规模可编程逻辑器件及其应用M .成都:电子科技大学出版社,2000.5 赵曙光.可编程逻辑器件原理开发与应用M .西安:西安电子科技大学出版社.2000.6 侯聪玲,赵文龙.基于VHDL技术的数字频率计的设计M .现代电子技术,2009, (11) :98-100.7 董秀洁,杨艳.基于VHDL语言的数字频率计的设计与仿真J .河南工程学院学报(自然科学版) ,2008,20(4) :59-61.8 曾仁贤,李少义.基于VHDL的简易数字频率计的设计与实现J.科技广场,2007, (8) :230-231.9 熊亚梅.基于VHDL的简易数字频率计的设计J .长江大学学报(自然科学版)理工卷,2008, (1) :30-31.10 谢煜,黄为.基于VHDL的简易数字频率计的设计J .现代电子技术,2003, (14) :78-82.11 Charles H. Roth Digital systems design using VHDLM . PWS Pub. Co. ,1998.12 AK Maini ,S Bajaj ,A Parmar ,R Tiwari. FPGA-based Signal Processor for Detection and Interpretation of Pulsed Laser RadiationJ . Defence Science Journal ,2007.三、主要内容和研究方法频率计的基本原理是用一个频率稳定度高的频率源作为基准时钟，对比测量其他信号的频率。通常情况下计算每秒内待测信号的脉冲个数，即闸门时间为 1S。闸门时间可以根据需要取值，大于或小于1S都可以。闸门时间越长，得到的频率值就越准确，但闸门时间越长，则每测一次频率的间隔就越长。闸门时间越短，测得的频率值刷新就越快，但测得的频率精度就受影响。一般取 1S作为闸门时间。数字频率计的关键组成部分包括测频控制信号发生器，计数器，锁存器，译码驱动电路和显示电路。数字频率计的功能,设计采用 EDA 技术，完成功能模块的划分，利用测频法的原理和 VHDL 语言，分别用VHDL 语言完成底层模块的设计和以原理图的方法完成顶层模块的设计，采用自顶向下的设计方法，实现了 1Hz10kHz 测量范围的的数字频率计，并在 MAX+PLUS 软件平台下分别对设计项目、各个模块以及顶层模块进行仿真分析，最后在硬件开发平台上进行测试。四、进度计划开题报告撰写并上缴：第7学期第59周（2011.9.2610.28）；毕业论文第一稿撰写并上缴：第7学期第1019周（2011.10.312012.1.6）；毕业论文第二稿撰写并上缴：第8学期第18周（2012.2.132012.4.6）；毕业论文第三稿撰写并上缴：第8学期第1011周（2012.4.16