（信息与通信工程专业论文）高速数据采集系统中存储技术的研究与实现.pdf

t h er e s e a r c h a n dd e v e l o p m e n to f st o r a g et e c h n o l og y 烈h i g h s p e e dd a t aa c q u i s i t i o n s y s t e m ad i s s e r t a t i o ns u b m i t t e dt o s o u t h e a s tu n i v e r s i 够 f o rt h ea c a d e m i cd e g r e eo fm a s t e ro fe n g i n e e r i n g b y k o n g f a n h o n g s u p e r v i s e db y p r o g a o l i z h o n g s c h o o lo fi n f o 肌a t i o ns c i e n c ea n de n g i n e e “n g s o u t h e a s tu n i v e r s i 姆 j a n u a r y2 0 1 0 o 舢4川川川-45 舢71胂y | | | i 。 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的 研究成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其 他人已经发表或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的 学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已 在论文中作了明确的说明并表示了谢意。 i 研究生签名：重b 丛巨：日 期： 别d 乡。净 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位 论文的复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人 电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论 文被查阅和借阅，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包 括刊登) 授权东南大学研究生院办理。 研究生签名：丕l 垦篷导师签期：丝应：多孑 、。 2 摘要 摘要 高速数据采集系统中存储技术的研究与实现 硕士研究生孔凡洪导师高礼忠副教授 东南大学信息科学与工程学院 高速数据采集与存储系统广泛应用于电子测量、软件无线电、雷达等领域， 涉及采样理论、数字信号处理、高速电路设计、高速a d c 、高性能存储器等多个领 域，属于信号获取领域的重要课题。 在高速数据采集系统中，高速采集和存储技术是整个系统开发的关键和难点。 随着采样速率的不断提高以及高速采集技术的广泛应用，人们对存储技术也提出 了更高的要求，对高速大容量存储技术的需求也变得日益迫切。本论文的工作就 是对高速数据采集系统中的存储技术进行研究，并设计实现一个高速大容量的存 储系统。 论文在对各种高性能半导体存储器进行研究与对比的基础上，设计了以f p g a 为核心、d d r 2s d r a m 存储器为存储介质的高速大容量存储系统的方案，对 d d r 2 一s d i 洲控制器的设计难点提供可行的解决方案，并进行了功能验证和静态时 序分析。最后以肋r 2s d r a m 控制器为基础，设计了一个通用的高速大容量存储子 系统，并成功应用于数字荧光示波器系统中。这一存储子系统的数据传输速率达 到4 3 g b s ，实时存储深度高达l g b 。 关键词：高速采集大容量存储 d d r 2s d 蝴f p g a a b s i r a c t 一 a b s t r a c t t h er e s e a r c ha n dd e v e i o p m e n to f s t o r a g e1 e c h n o l o g y i nh i g hs p e e dd a t a a c q u i s i t i o ns y s t e m c a n d i d a t e ：k o n gf a n h o n g ，s u p e i s o r ：p r o fg a o l i z h o n g s c h o o lo fm f o m a t i o ns c i e n c ea 1 1 de n g i n e e m g ，s o u t h e a s tu m v e r s 咄c h i n a n e m 曲s p e e dd a t aa c q u i s i t i o ns y s t e mi sw i d e l yu s e di 1 1m a n yf i e l ds u c ha ns o 腑a r ed e f i n e d r a d l o ，r a d a r ，m s t a n t a l l e o u ss i 醣a lt e s t i i l ga n ds oo n i ti st h ef r o n t i e rt o p i co fn l ei n f 0 r m a t i o na c q u i r e d o m a i na j l di n v 0 1 v e dt l l es a m p l i n gt h e o md i g i t a ls i 印2 l lp r o c e s s ，s i g n a li n t e g r i 饥1 1 i 曲p e r f o n n 锄c e s t o r a g ea n dc 0 1 1 t r o l ，h i 曲s p e e dc i r c u i td e s i g na n ds oo n t h eh i 曲s p e e dd a t a a c q u i s i t i o na i l ds t o r a g et e c l l i l i q u ei st h ek e yo fh i 曲s p e e dd a t a a c q u i s i t i o ns y s t e m i i l1 1 i 曲一s p e e da c q u i s i t i o ns y s t e m ，m e m o r yb a n d w i d t l l ，s t o r a g el e n g t l lh 鹊 b e c o m ea l li m p o r t 锄+ h l d i c a t o r b e c a u s eo fm ee x t e n s i v ea p p l i c a t i o na 1 1 dr 印i dd e v e l o p m e n t0 f k g h s p e e da c q u i s i t i o n ，m e1 1 i g hs p e e d1 a r g e c a p a c i t ) ，s t o r a g e t e c h n 0 1 0 9 yr e s e a r c hb e c o m e s e x t r e m e l yu r g e n t t h em a i nt o p i co fm i sp 印e ri st h er e s e a r c ha 1 1 dd e v e l o p m e n to f s t o r a g et e c 胁q u e i nh i 曲s p e e dd a t aa c q u i s i t i o ns y s t e m i nn l i sp a p e r ，av a r i 啊o f h i 曲p e 墒n 1 1 a 王1 c es e m i c o n d u c t o r m e m o 巧h a sb e e ns t u d i e da 1 1 dc o m p a r e d a n dan e wa r c l l i t e c t u r ei sp r o p o s e di nt m sp a p e r w h i c h m a k eu po ff p g aa 1 1 dd d r 2s d r a m t h ed d i 也s d r a mc o n t l 0 l l e ri st h ec e n t e rm o d u l ei 1 1 t 量l e s y s t e m s nr e c e i v e s 也e1 1 i 曲s p e e dd a t af r o md a t aa c q u i s i t i o ns y s t e ma n dc o n 仃o l s 也ed a t at ob e s t o r a g e d i n 此d d r 2s d r a m i o u sc h a l l e n g e sh a s b e e ne n c o 嘣e r e di nt 1 1 ep r o c e s s a n da l s oa d c t a i l e d a 1 1 “y s i s a l l dt l l e c o r r e s p o n d i n gs 0 1 u t i o n sh a v e b e e nc a 】r r i e do u t 1 1 1 ed a t a 仃a n s f e r b a n d w i d t ho f m i ss t o r a g es y s t e mi su pt o4 3 g b sa 1 1 ds t o r a g e l e n 舒hi su pt ol g b k e yw o r d s ：h i 曲s p e e ds i g n a ls a i l l p l i n g ，h u g es t o r a g e ，d d r 2s d r a m ，f p g a l i 目录 目录 摘要。i 。 a b s t r a c t 目录。i 第一章绪论。1 1 1 论文的研究背景及意义1 1 2 论文的主要工作2 1 3 论文的组织结构2 第二章高性能存储架构研究。5 2 1 高性能半导体存储器5 2 2s d r a m 存储器6 2 3 高速大容量存储架构。9 2 4 小结1 0 。： 第三毒d d r 2 - s d r a m 存储器。n 3 】；袖d r 2 一s d r a m 结构构造1 1 3 1 1 基础构造1 1 3 1 2 寻址原理1 2 3 1 3 主要管脚介绍1 2 3 1 4 模式与扩展模式寄存器1 4 3 1 5 时序特点1 9 3 2 小结与设计难点分析2 7 第四章d d r 2s d r a m 控制器的设计2 9 4 1 功能模块划分2 9 4 2 命令及地址产生电路设计3 0 4 2 1 刷新定时电路。3 1 4 2 2 预充电裁决电路3 l 4 2 3 用户层命令处理电路3 1 4 2 4 命令总裁电路3 1 l i i 目录 4 2 5 行列及b a n k 地址译码电路3 1 4 3 时序控制模块设计3 1 4 4 数据路径设计。3 3 4 4 1 写数据传输通路3 3 4 4 2 读数据通路模块3 s 4 5 j 、结3 7 第五章d d r 2s d 队m 控制器的验证。3 9 s 1 功能验证3 9 _ 一 5 1 1 黑盒验证法4 0 5 1 2 白盒验证法4 0 5 1 3 灰盒验证法4 0 s 1 4 验证覆盖4 0 5 1 4 验证结果分析4 3 s 2 静态时序分析4 7 5 2 1 静态时序分析的目的4 7 5 2 2 常见的时序问题及其解决方法。4 7 5 3f p g a 验证4 8 s 3 1f p g a 验证调试工具4 9 5 3 2f p g a 验证与分析4 9 s 4 小结s 3 第六章高速大容量存储系统设计5 5 6 1 高速存储架构设计s s 6 2 高速大容量存储系统的实际应用s 8 第七章总结与展望6 l 7 1 总结6 1 7 2 展望6 2 致谢。6 5 参考文献6 7 作者简介。6 9 第一章绪论 1 1 论文的研究背景及意义 第一章绪论 高速数据采集与存储系统广泛应用于电子测量、软件无线电、雷达等领域，涉及采样理 论、数字信号处理、高速电路设计、高速a d c 、高性能存储器等多个领域，属于信号获取领 域的重要课题n _ 】。 在高速数据采集系统中，高速采集和存储技术是整个系统开发的关键和难点。随着采样 速率的不断提高以及高速采集技术的广泛应用，人们对存储技术也提出了更高的要求。现在 在电子测量、软件无线电、雷达通信等领域，数据采集系统的采样速率已从m s p s 提高到g s p s 甚至几十g s p s 口一1 。这样的采集系统对存储技术也提出了更高的要求，需要针对这样高速的采 集系统设计一个高速大容量的存储子系统，该存储子系统的数据吞吐量要大于前端的a d c 数 据采集传输速率，这样才能保证数据连续采集并存储下来不至于丢失，并为后续的数据处理 提供条件和基础。可以说高速采集技术的发展带动了高速存储技术，而从某种程度上来说， 如果j ! 殳有高速大容量存储技术的支撑，高速采集下来的数据不能存储下来进行数据分析和处 理，高速数据采集也将没有多少意义。 高速数据采集系统主要由高速a d c ( 模数转换器) 、高速大容量数据存储子系统、具有强 大数据处理能力的d s p 处理子系统构成。在能够对数据进行实时处理的系统中，对数据进行 分析处理的数据量比较大，高速大容量数据存储子系统可以为高速数据的处理提供运行空间。 而现实中大部分高速采集系统，由于采样速率高，以及应用环境的限制，往往不具备对采集 数据进行实时处理的能力，采集的数据往往需要缓存在高速大容量数据存储子系统，等待d s p 处理子系统进行分析。在这两种情况下，高速大容量数据存储子系统都是必不可少的。存储 长度、最长不间断存储时间已经和采样精度，采样速率一样成为采集系统需要考量的重要指 标。 随着信息科学的飞速发展，人们面临的信号处理任务越来越繁重，对数据采集处理系、 的要求也越来越高。以往a d c 采样精度，采样速度是制约采集系统的重要技术指标饵们。令人 欣喜的是随着半导体工艺技术的日益进步，高速数据采集中所用的a d c 采样精度，采样速度 都己达到一个新的水平，几百兆赫兹甚至吉赫兹采样速率的采集系统，已应用得日益广泛， 这就要求有高速大容量数据存储子系统与之匹配，即要求对a d c 产生的高速数据流，也要有 足够的数据存储深度，足够的数据存储带宽与之相对应。对信号高速数据采集的结果是系统 在短时间内会产生大容量的采样样本，这要求系统具有比采集带宽更高的存储带宽，使之能 够传输并存储这些大批量的采样数据。因此，随着高速数据采集系统采样速率的快速提高， 东南大学硕士学位论文 采集数据的快速存储能力和存储容量逐渐成为采集系统性能的重要制约因素。 目前，高速数据和存储技术的一个重要研究和应用领域就是高速数据采集仪器，如高端 数字示波器、逻辑分析仪、频谱分析仪等。以数字示波器为代表的通用电子测量技术，其高 端技术与产品一直为国外厂商所垄断，其生产的仪器性能先进，使用范围广，存储容量大， 且耐用可靠，但价格十分昂贵。在这一领域国内技术水平与国际先进水平相比还有不少差距。 国内不少研究机构与厂商也正为缩小这种差距努力探索。本论文研究的课题属于江苏省科技 成果转化专项资金项目“高速实时数字荧光示波器关键技术的研究与开发 的一部分，其目 的在于研制高性能、超大存储容量的数字荧光示波器。由于在这一项目中涉及到的两大关键 技术一高速采集技术、高速大容量存储技术都是在各个领域具有广阔应用前景的共性技术， 所以本论文对数字荧光示波器的特性和功能不做过多地阐述，论文将重点阐述高速大容量存 储的相关技术并讨论如何对其进行设计与实现。 1 2 论文的主要工作 项目研制的数字荧光示波器是一个高速采集系统，它共有四路并行的采集通路，每路前 端采集的a d c 采样速率为1 g h z ，采样精度为8 b i t ，采集带宽为1 g b s 。要能够存储这样高速 的数据流，存储系统的存储带宽必须高于4 g b s 。论文通过对各类半导体存储技术进行研究 和比较分析，并结合项目应用的实际设计出一种基于f p g a 与d d i 也- s d 删的高速大容量 存储方案，该方案已在数字荧光示波器系统中成功实现。 论文的主要工作有： 1 、通过查阅相关的技术资料，了解了当前高速数据采集系统的发展状况，并对目前主流 的设计方法进行了研究和方案选择，最终确定采用f p g a 技术与d d i 也s d r a m 来实现。 2 、对d d r 2s d r a m 的基本构造、工作原理、时序特点进行深入研究，掌握其工作流程 与控制时序，并对d d r 2s d 洲复杂的时序特点进行分析。 3 、在深入了解d d r 2s d r a m 的工作原理后，用v e r i l o gh d l 设计实现d d r 2 s d r a m 控制器，对d d i 也s d r a m 控制器的设计难点提供可行的设计解决方案。 4 、为确保d d r 2 s d ra m 控制器的设计的准确性与可靠性，提出相应的验证和调试方法， 对d d r 2s d r j m 控制器进行了功能验证和静态时序分析，并下载到f p g a 上实现。 5 、以设计的d d r 2s d r a m 控制器为基础，给出了一个通用的高速大容量存储系统的设 计方案，并成功将其应用于数字荧光示波器系统中。 1 3 论文的组织结构 论文主要内容和章节安排如下： 2 第一章绪论 第一章：绪论。介绍了本课题研究的技术背景以及研究意义，并对论文的主要工作进行了 简单的阐述。 第二章简单介绍了各种高性能半导体存储技术，重点介绍了各种s d 洲，并对主流的 几种s d 删技术进行相关分析与比较，确定了以d d i 也s d r a m 为高速大容量存储介质的 方案。 第三章对d d i 也s d r a m 进行了综述，介绍了d d i 匕s d 删的基本结构，寻址原理， 时序特点等，以及对使用d d r 2 一s d r a m 作为d d i 毪s d r a m 为高速大容量存储介质中可能 遇到的难点进行了相关评估和分析。 第四章主要论述了d d i 也内存控制器的设计实现方法，包括刷新定时电路，预充电产生 电路，命令总裁电路，物理层控制电路和读写数据通路，并对读写数据通路进行了详细论述。 第五章主要论述如何对d d i 毪s d 洲控制器进行验证。讲述了功能验证，静态时序 分析和f p g a 验证等相关方法对对d d i 匕s d r a m 控制器进行充分验证。 第六章主要论述如何基于f p g a 及d d i 毪s d 删控制器构成的高速存储系统，并以课 题中数字荧光示波器为例讲述如何将这一高速存储系统应用于实际的高速采集系统中。此外， 还总结了构建这样高速的存储系统，需要特别注意和考虑的其他方面的问题。 笫七章总结与展望。对论文工作进行总结，并对本设计可以改进的工作进行展望。 东南大学硕士学位论文 4 第二章高性能存储架构研究 2 1 高性能半导体存储器 第二章高性能存储架构研究 当前高性能高带宽存储器主要有s r a m ( s t a t i cr a m ) 和d r a m ( d y n 锄i c 黜m ) 两类。 它们都属于易失性存储器，即存储器调电之后数据立即消失。s r a m 和d 删的最大区别在 于，d r a m 在上电器件需要动态刷新，而s r a m 则不需要。从结构上看，s 蝴每一b i t 信 息需要6 个以上的m o s 管，而d 洲使用m o s 管的栅级电容上存储的电荷多少来保存信 息，每一位数据仅仅需要1 个m o s 管即可，所以同样的硅片面积，d 删的存储容量远远 大于s ra m ，单位成本s r a m 也高于d r a m 很多。从存取速度来看，s 蝴可以高达2 g h z ， 而高端的d r a m 速度大约在8 0 0 m h z 。从存取速度和存取容量上考虑，s r a m 适合小容量超 高速缓存，而d 洲适合大容量的高速存储【8 】。 在数据采集系统中，通常选用的存储器有先进先出存储器( f i f o ) 、双端口r a m 以及静态 洲等，这类存储器基本是基于s r a m 存储结构的。按照存储器的访问方式和时序特点 s r a m 可以分为异步s r a m 和同步s 删两大类。异步s i 认m 的数据访问端口通常由读使 能( r d ) 、写使能( w r ) 以及片选( c s ) ，数据总线( d 问渔) ，地址总线( a d d r ) 组成【8 ，9 l 。其的 简化访问时序，如图2 1 。 穗一、厂一器_ 、厂 一 一一 c s 撑 c s 群为片选信号，芯片选择信号，低电平使能命令解码器，高电平禁止命令解码器。当 c s 撑为高电平时，所有的指令都将被屏蔽掉。c s 撑对c k 、c 酬，c k e 、d q s 和d m 之外的所 有输入信号有效。 表3 2d d r 2 s d 洲的命令真值表【l l - 1 6 】 n ：j 譬i 矽酗学簪壤1：p j 船酞f 碧警“；簧嘲谨 辫； j 黟：影避 3掣# 警强j l p r 叠v l o u c u r r n t 。3 j 鑫 a 9 j b 2 一 a n f u n t i o 矗：，、，0 薹，羹 岛，c l ，c y c i 兰c 掌蕞；。r a s #：c a s tw e b a o a 1 ，一z ： hhllllb ao pc o d l o a dm o d e r e f r e s hhhlllhxxxx 5 e l fr e f r e s h n 屯r yllllhxxx 5 e l fr e f r e s h 划庀lh hx xxxxxx l hh 摹l n a i b a n khllhlb axlx p r e c h a r 6 e a l lb a n k p r c h a r g 譬hllh l xxh x b 6 n ka c t i v a t ll hh b a r j a d d f ， v v r r r el l lb a c o i u n l n l：o l l i m n 6 d d r l ，a d d r s w r l t ew i t h u t ohl llb ac o i u n nhc o l u m n p r e c h a r 神 a d d r o sa d d r r e a dhhlh l h9 a c o i u m nl ：o i u m n 6 d d r 56 d d r “ r e a d w 性h u t ohlhlh口ac o i u m nh：o i u m n p r c h a f ；，a d d r l ； d d r s n oo p e r 冉m o hlhhxxxx d 州l c od e s e l e c tx hx xxxxxx p o w l o r - d a w no n 口yhlhxxxxx lhh p o w r d o w n x n l hhxx x xxx l”hh 注：h ：高电平l ：低电平x ：忽略 r a s 捍，c a s ，w e 撑 r a s 撑为行地址选择信号，c a s 撑为列地址选择信号，w e 撑为写使能信号，r a s 群，c a s 撑， w e 捍和c s 撑组合在一起定义对d d r 2 s d r a m 输入的命令。命令输入的组合决定 d d i 毪s d r a m 的操作指令。表给出各种指令的组合方式。l 代表低电平，h 代表高电平。 b a o b a l b a n l ( 地址输入，用于选择对d d r 2 s d 洲哪个存储阵列。由表可知b a 0 b a l 在 a c t e ，p i 汪c h a r g e ，r e a d ，w 对t e 和l o a dm o d e 命令中将有效。在a c t e ， p i 也c h a r g e ，r e a d ，w 砒t e 命令中b a 0 b a l 用于选择选择相应的操作作用的存储阵列。 在l o a dm o d e 命令中用b a o b a l 选择命令作用的寄存器，用于选择m r ，e m r ，e m r ( 2 ) 和e m r ( 3 ) 寄存器中的一个。 、 东南大学硕士学位论文 a 0 一a 1 3 地址输入信号，在d d r 2 s d ra m 的地址线是行列复用的，在a c t i v e 命令中提供行地 址，在r e a d 舢t e 命令中提供列地址。此外，a 1 0 是功能复用线，在预充电命令中a 1 0 被采样，a 1 0 为低电平时，对b a n k ( b a l b a o ) 选择的该b a n l ( 进行预充电操作，a 1 0 为高电 平时则对所有b a l l l ( 进行预充电操作。在l o a dm o d e 命令设置模式寄存器时，a 0 a 1 3 地址 输入提供指令操作码( o p c o d e ) 。 d q o d q 6 3 数据输入输出，双向数据总线 d q s 数据选通信号( d a t as t r o b es i g i l a l ) ，用于读写操作时读写数据的源同步对齐，为双向信号 线，读数据时为输出，与读数据时边沿对齐；写数据时为输入，与写数据时中心对齐。 d q s 拌 仅当l o a dm o d e 命令中对差分数据选通模式使能时，d q s 才被使用。 r d q s ，r d q s 撑 仅用于6 4 m e 黔8 的冗余数据选通，在e m r 寄存器中设置i m q s 使能还是禁止。当使能 的时候，i m q s 仅作为读数据的输出且在写数据的时候被忽略。r d q s 群仅在差分数据选通模 式被使能后配合r d q s 使用。 l d m ，u d m ( d m ) 输入数据掩码信号，这里的数据掩码( d m ) 仅针对写命令时的输入数据的掩码，确切地 说仅在写输入数据时对d q ，d q s 信号进行掩码。在写访问的时候如果d m 信号为高，则输 入数据被掩码，输入数据无效。d m 在d q s 的双沿被采样。l d m 是用于d q 0 - d q 7 的数据掩 码，u d m 是用于d q 8 d q l 5 的掩码。 3 1 4 模式与扩展模式寄存器 模式寄存器和扩展模式寄存器主要用于控制d d l 也s d r a m 的不同操作模式。模式寄存 器和扩展模式寄存器没有默认值，必须在d d r 2s d 删上电之后的初始化过程中进行配置。 此外，在所有存储器处于预充电状态时，模式寄存器的内容也可以用配置模式寄存器命令改 变。d d i 也s d r a m 中共有模式寄存器( m r s ) ，扩展模式寄存器1 ( e m r l ) ，扩展模式寄存器 2 ( e m r 2 ) ，扩展模式寄存器3 ( e m r 3 ) 四个寄存器用户可以编程配置。配置时，通过b a i l k 地址 线b a o b a l 用于编码选择需要的寄存器。配置的参数必须符合标准，并以一定的操作时序进 行。配置命令执行后的t m r d 时间( 该命令与其他命令的最小间隔) 内不能对d d i 毪s d 黜蝴执 行任何操作。 1 4 第三章d d r 2 s d r a m 存储器 突发长度、突发类型、列访问延时( c l ) 、延时锁定环路的复位、写恢复时间( t w r ) 是用户定义的，通过配置模式寄存器命令写入；延时锁定环路的关闭、附加延时a l 、内建终 结电阻o d t 、离线驱动阻抗也是用户定义的，通过配置扩展模式寄存器命令写入。模式寄存 器和扩展模式寄存器中的内容可以通过重新执行命令改变，如果只改变其中的一个配置参数， 需要重新定义所有变量。 ( 1 ) 模式寄存器( m r s ) 模式寄存器( m r ) 用于定义d d i 也s d 删的特定的操作模式，包括突发长度( b l ：b 郴t l e n 豇h ) ，突发类型( b t ：b u r s t 够p e ) ，c a s 延迟( c l ：c a sl a t e n c y ) ，运行模式( o p e r a t i n gm o d e ) ， 延时锁定回路重置( d l lr e s e t ) ，写恢复( w r ：w r i t er e c o v e r y ) 和电源关闭( p o w e r - d 0 、7 i m ) 等模式。b a 2 和a 1 3 a 1 5 是为d d i 毪s d r a m 未来升级功能使用保留的，设置模式寄存器时 必须设为0 。如图3 2 所示。 b 2 1 b a l 眠o 乒a ，2 ” 1 0a 9 8 7 蓐 5 4 3 z 1 oa d d r 翳i8 u 摹 +士+ 0 + + + + 缯萄棚曼儡埠浙觏朔誓；确1 骂，目堪势曩- ：z 杉磊嚣谭6 孺蕊蜃影砖锻j 3 饕y 搿硼 y 啦互羽 一 一- 矗。 i 时 i o i m r i o ip d1 w r i d l l l c 钳 l a 埒n 。叼，。b t l b u 眦l e o g t h 够y 一一 ill 。黼轻豪豸嘲吾五舔 赢主雾舔鞘翮 两i 钿1 赫矗肥猫“硭e ；遘翔躐 of a t ex j t on o r m ooor e s e r 啪d c n o r na i ， 再醪t oo1r e 摹n 墙d 爹s l c ，讥，e 氍h ro 1 o 4 ， c i o wp 。w e l 鞴蔺礁淌墅粥黼翮 011 8 l oin o l o dr e e r 懈d l 1 l协i 1o1r e 5 e r 憎d tor e 哞e r 、峰d 口 鼯 零毹谲商露黼谬豁缁隅獭 t1f “b r d t 0oor e s 哥 ，售d oo12 i 磺j i 灞i 鞫獭i 猫0 ：l r 毹谣琴黔辨别 幽时 s 。q u e n t i a il o 1o 3 o o1 4 i n 惋r f e a v e d l 10os r 1o1 五 ，酾锹舔蝾轴匆i斌i 瞄翻知猫娃器，纛 11o7 ooo r 5 e ，、，e d 11 鲁 r e s er v doo1 知穗翻箍瀑：i 0 晒幽”耐商参穗硒湘蕊嵩芬孳爨 o0r e 5 e ，e d o11 3 oom o d en g l 5 t e rc m 哪 too 4 f e 嚏。n d 。ji 。d e - l ：p 叶ri tm r l o1s ，一 ， 一r j ：1n 、t j 世f a t ：l i 聃tr 亡i ，n 0 ， 11o6 l f t i j ，+ f “i 廿l 一一_ b ，+ f f 一f ：萄 711 图3 2d d i 毪s d r a m 模式寄存器m r 配置示意图【1 6 】 突发长度( b l ：b u r s tl e n g t h ) 突发长度( b u r s tl e n g t h ) 由m o - m 2 来定义，对应的配置信号线为a 0 - a 2 ，如图3 2 所 示。所谓突发长度，是指对d d i 也s d 洲的读写操作一次存取的最小的数据个数。即d d r 2 s d 洲的读写操作以突发方式进行，每次突发操作，读取的数据长度可以进行配置，配置 参数可以为4 或8 。 东南大学硕士学位论文 突发类型( b u r s t t y p e ) d d r 2s d r a m 突发访问有顺序和交织两种方式，通过m 3 ，对应的地址线a 3 来选择。 d d r 2s d 删一次突发访问操作的数据访问顺序由突发长度，突发类型及起始列地址来决 定，见表3 3 。 表3 3d d i 也s d i 认m 突发访问的规定【1 6 】 ；甚0 函1 i 茹i 谛 麓鼍留嫂糕瓣 j 积萼爨瘩篱；藁r 蚤盂矗e 菇磊萄k h 谱箸函簿：二? ：；：? o ； 窿璜一，、妻谤搀j ； 甄曼娲t 懒毋霸嫡t 燃 ： ；i 舢俗tt ，备莓鸳| n t 备喳a v ；靛 _ _ 一 l ，j ：， 4o oo 1 2 3 饥1 ，2 3 o11 2 3 o 1 。o ，2 1o 2 3 。o j lz3 饥1 113 q1 23 。2 1 ，o 80 0 0o j l 2 ，4 ，5 j6 7 饥1 z3 4 j5 6 ，7 o o1 1 z3 o ls 6 7 41 ，o ，3 ，2 5 4 7 ，6 o1o 2 置o ，1 ，6 7 4 52 ，3 o 1 6 7 4 5 o1 ， 3 o 1 2 7 4 s ，6瓢2 1 饥7 6 s 4 1o o4 曩6 ，7 o j l 2 ，34 s ，6 7 饥1 2 ，3 1o1 5 ，6 7 4 j1 2 ，3 ，os j4 7 包1 ，o 。3 2 11o 6 ，7 4 5 2 ，3 饥16 7 5 。2 ，3 。饥 i1t 7 ， 5 j 毛3 ，包 2l6 s 4 3 2 1 ，o 操作模式的设置( o p e r a t i n gm o d e ) m 7 设为o 则为普通操作模式，其它的位则按要求设置。m 7 设为1 则为测试式，其它的 位则不需要设置，该模式仅给制造商使用。用户正常使用时，应设置为普通操作模式，配置 为o 。 延时锁相环路复位设置( d l lr e s e t ) d l lr e s e t 由m 8 来定义。置1 则激活d l lr e s e t 功能。m 8 是自清零的，即在d l l l 也s e t 功能激活后，该位会自动返回到o 值。在任何时候，通过配置d d i 毪s d r a m 延时锁 相环为复位状态，则需要等待2 0 0 个时钟周期后才能对d d r 2 s d 洲进行读操作，这个时 间间隔延时锁相环将对用于d d r 2 s d r a m 内部时钟和外部时钟的进行跟踪同步。 写回时间的编程设置( w t i t er e c o v e r ) ，) 写回时间( w r ) 时间由m 9 m 1 1 定义，对应的配置信号线为a 9 a 1 1 。写回时间( w r ) 在d d r 2 s d 洲写操作过程中遇到预充电操作时被使用，在该操作中，d d r 2s d ra m 在 写操作突发后将自动预充电操作延迟w r 时钟周期再执行。w r 值可以为2 ，3 ，4 ，5 或6 。 使用者对w r 编程，需要相关计算，计算方法为w r 【c y c l e s 】= 吨w r 【n s 】t c k n s 】。 省电模式设置( p o w e r - d o w nm o d e ) 省电模式( p d ) 设置由m 1 2 来定义。当m 1 2 = 1 ，将进入省电模式，为0 时，将退出省电 模式。 列选通延时的设置( c a sl a t e n c y ，c l ) 1 6 第三章d d r 2 s d r a m 存储器 列选通延时由m 4 一m 6 进行设置，对应的配置信号线为a 4 a 6 。所谓列选通延时c l 是指 对d d i 也一s d 洲读操作命令发布后到第一个的数据出现在数据总线上需要的时间延迟，单 位是时钟周期。c l 根据使用的速度等级可以设置为3 ，4 ，5 或6 。d d i 毪s d 洲不支持半 个时钟周期的延迟。 ( 2 ) 扩展模式寄存器1 ( e m r l ) 扩展模式寄存器1 ( e m r l ) 存储的数据用于使能或关闭延时锁定环路，配置附加延时a l 、 o d t 及o c d 阻抗等。扩展模式寄存器1 ( e m r l ) 依照功能设置被划分为不同的字段，见图3 3 。 b a 2 和a 1 3 a 1 5 是为未来使用保留的，配置扩展模式寄存器1 ( e m r l ) 时必须设为o 。 队2 日a 1