（电路与系统专业论文）深亚微米工艺集成电路串扰控制技术的研究和优化设计.pdf

摘要 摘要 随着集成电路工艺的进步，互联线间耦合电容增大，使得串扰对电路的影响日趋明显。串扰对 集成电路的影响分为会造成电路错误翻转的功能噪声以及影响芯片性能和可靠性的延时噪声。当集 成电路工艺进入深亚微米级别，串扰违规数量达到数以千计，解决串扰问题的复杂性甚至超出了设 计本身的复杂性。盲目使用串扰相关工具不仅会带来“分析一修复”的多次循环，还会造成芯片资 源浪费，因此如何快速有效地解决串扰是深亚微米集成电路工艺下迫切需要考虑的问题。 本文主要关注集成电路后端设计中串扰控制的快速收敛问题。本论文首先从相关理论出发，分 析影响串扰的因素，并对串扰修复技术加以研究。接着给出了建立在d e s i g n c o m p i l e r + a s t r o + p r i m e t i m e 工具平台上的串扰控制方案，这个方案给出了一个从串扰修复到串扰再次预防的子循环，用以 在串扰修复之后设计要求无法满足的情况下，进行更为有效的串扰控制。本文重点讨论了串扰预防、 分析以及修复的多种方法，包括对功能噪声和对延时噪声的控制，涵盖了后端设计的整个流程。在 工具多次修复设计无法收敛的情况下，使用本文给出的手动修复延时噪声的方法可以快速达到设计 收敛。最后，以一款嵌入式微处理器芯片作为实验对象，通过深入分析串扰违规的原因，给出了三 种优化方案，并在优化的基础上进行了串扰修复。 基于0 1 3 9 i nc m o s 工艺的嵌入式微处理器芯片的实验结果表明：使用本文的优化方案，在时钟 频率高达3 0 0 m h z ，芯片利用率高达7 0 ，面积为3 0 8 4 8 p m 3 0 8 4 8 9 m 的情况下，经过一次的“分 析一修复”循环，串扰违规路径从庞大的数目减少到1 条，最差延时增量从1 3 9 n s 降低到0 0 6 n s ， 性能可以达到不考虑串扰的正常情况，从而证实了该优化方案的可行性和修复方法的有效性。 关键词：串扰，功能噪声，延时噪声，深亚微米工艺，设计收敛 东南大学硕士学位论文 a b s t r a c t t h ea d v a n c e si ns e m i c o n d u c t o rm a n u f a c t u r i n gp r o c e s s e sh a v el e dt oc o u p l i n gc a p a c i t a n c e st oi n c r e a s e d r a m a t i c a l l y c r o s s t a l kh a sm a d ec r i t i c a lp r o b l e m si nd e e ps u b m i c r o nd e s i g n s d i g i t a lc i r c u i t sh a v eb e e n i n f l u e n c e db yc r o s s t a l k i n d u c e df u n c t i o n a ln o i s ea n dd e l a yn o i s e ，w h i c hc a u s em l m e r o u sv i o l a t i o n s ， n e g a t i v e l yi m p a c t i n gp e r f o r m a n c ea n dr e l i a b i l i t y c u r r e n t l y , i n t e g r a t e dc i r c u i t st e c h n o l o g yh a sm o v e di n t o d e e ps u b m i c r o nr e g i m e t h o u s a n d so fv i o l a t i o n sh a v eb e e nm a d eb yc r o s s t a l k ，c o m p l e x i t yo fr e s o l v i n g c r o s s t a l ke v e ne x c e e d st h a to fd e s i g n v l s ip h y s i c a ld e s i g n sc a nn o tb ea c c o m p l i s h e dw i t h o u tt h eh e l po f e d at o o l s d e s i g nr e s o u r c e sa n dm a n yd e s i g ni t e r a t i o n sw o u l db ew a s t e db yr e a s o no fb l i n d l yr e l y i n go n t o o l s s oh o wt oe f f i c i e n t l yc o n t r o lc r o s s t a l ki sw h a ts h o u l db es e r i o u s l yc o n s i d e r e di nd e 印- s u h m i c r o n i n t e g r a t e dc i r c u i t s e f f i c i e n tc r o s s t a l kc o n t r o l l i n gi sf o c u s e do ni n t h i sp a p e r f i r s t l y , c r o s s t a l kc o n c e p t i o n s ，c o r r e l a t i v e t h e o r i e sa n ds o m ep r a c t i c a lf a c t o r sa r ed i s c u s s e d b e s i d e s ，c r o s s t a l kc o n t r o l l i n gf l o wa n dn o i s ea v o i d a n c e m e t h o d sa r ep r o p o s e d t h ec o n t r o l l i n gf l o wi sb a s e do nd e s i g nc o m p i l c r + a s t r o + p r i r n e t i m e s it o o lf l a t r o o f , i n c l u d i n gc r o s s t a l kp r e v e n t i o n ，c r o s s t a l ka n a l y s i sa n dc r o s s t a l kr e p a i r i n g i nt h i sf l o w , a ni t e r a t i o no f c r o s s t a l kr e p a i r i n gt of a r t h e rc r o s s t a l kp r e v e n t i o ni si n t r o d u c e d m e t h o d so fc r o s s t a l kp r e v e n t i o n ，c r o s s t a l k a n a l y s i s ，a n dc r o s s t a l kf i x i n ga l ep r o p o s e d ，w h i c hi n c l u d ef u n c t i o n a ln o i s ea n dd e l a yn o i s ec o n t r o l l i n g ， c o v e r i n gw i t hw h o l eb a c k e n dd e s i g nf l o w a l s o ，w ed e v e l o pad e l a yn o i s er e p a i r i n gm e t h o d t of i xc r o s s t a l k i nt h ee n do fc r o s s t a l kc o n t r o l l i n gf l o wi nc a s eo fc r o s s t a l kn o tb e i n gc o n t r o l l e db ya u t o m a t i c a l l yf i x i n g i n t h ee n do ft h i sp a p e r , as o cc h i pi sa n a l y z e d ，a n dt h r e eo p t i m i z a t i o ns c h e m e sa r ep r e s e n t e d , t h e nf i x i n gi s i m p l e m e n t e d as o cd e s i g nw i t ho 1 3 1 a mt e c h n o l o g yi n d i c a t e st h a tt h en u m b e ro f c r o s s t a l kv i o l a t i o n si sr e d u c e dt o1 a n dw o r s ts l a c kb e c o m e s o 0 6 n sf r o m 1 9 3 n sw i t ho u rs c h e m e si no n ea n a l y s i s r e p a i r i n gi t e r a t i o n ，w h i c h a c c o r dw i 血n o r m a lt i m i n g w h e nt h ec o r eu t i l i z a t i o ni s7 0 k e yw o r d s ：c r o s s t a l k ，f u n c t i o n a ln o i s e ，d e l a yn o i s e ，d e 印s u b m i c r o nt e c h n o l o g y , d e s i g nc l o s u r e 东南大学学位论文独创性声明 本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成 果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已经发表 或撰写过的研究成果，也不包含为获得东南大学或其它教育机构的学位或证书而使用过 的材料。与我一同工作的同志对本研究所做的任何贡献均己在论文中作了明确的说明并 表示了谢意。 研究生签名： 东南大学学位论文使用授权声明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交学位论文的 复印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内 容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查阅和借阅，可 以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研 究生院办理。 研究生签名： 重丛厶 导师签名： j ， ：o & 年7 绪论 1 背景 绪论 集成电路产业作为信息社会经济发展的基石和核心，是一个飞速发展的产业。集成电路产业的发展是 市场牵引和技术推动的结果。3 0 多年来，集成电路市场成长迅速，基本上呈指数发展规律。随着技术的进 步，集成电路在电子产品中所占的销售份额逐年提高。目前，集成电路在整机中的应用，以在计算机中最 大，通讯产品次之，第三位是消费类电子。进入2 l 世纪，汽车将成为集成电路技术发展的新动力。从技 术发展上来看，集成电路自从上世纪中期问世到现在，已经有近5 0 年的发展历史。集成电路的发展经历 了小规模集成电路( s s i ) ，中规模集成电路( m s i ) ，大规模集成电路( l s i ) 和超大规模集成电路( v l s i ) 几个阶段。目前集成电路工艺已进入深亚微米时代，体硅c m o s 的批量生产已采用9 0 n m 工艺，3 0 0 r n m 晶圆。集成电路的发展基本上是按照g o r d o n e m o o r e 博士所预测的，在一个单片上集成的晶体管数目将随 时间按指数规律增长不断向前发展。根据国际半导体技术发展路线图【l 】，预计到2 0 1 6 年，将生产出特征尺 寸为2 2 r i m 的c m o s 电路、实际栅长为9 n m 的m p u 和r a m 。集成电路正在接近其物理极限，同时，受 工艺加工极限和经济承受能力的制约，到底什么尺度是其极限，目前仍无定论，其微细化的方向仍有很大 发展空间，集成电路技术仍然遵从摩尔定律快速发展。 集成电路发展到今天的深亚微米时代，信号完整性问题成为设计的重大课题。信号完整性是指信号未 受到损伤的一种状态，它表示信号质量和信号传输后仍保持正确的功能特性。良好的信号完整性是指在需 要时信号仍能以正确的时序和电压电平值作出响应。影响信号完整性的因素主要有三个：串扰( c r o s s t a l k ) ， 直流电压降( i r - d r o p ) 和电迁移( e l e c t r o m i g r a t i o n ) 。在深亚微米设计中，串扰引发的信号完整性问题尤 为严重。目前深亚微米工艺下电路的延时主要是互连延时，这意味着信号行为的任何改变都会对设计的质 量产生很严重的影响【2 】。随着新工艺技术的产生，越来越多的互连线更加紧密地排列在芯片上，互连线的 ( u m ) 图0 - i 耦合电容随线宽缩小而急剧增大 宽高比急剧下降，造成互连线侧壁间耦合电容的增大。在0 1 3 1 a n 工艺设计中一个节点的线电容有7 0 是 耦合电容。图o 1 【3 1 是互联线耦合电容在总电容中所占据的比例随工艺进步变化的示意图。由于耦合电容的 增加，一个跳变的连线就会影响相邻连线的电学特性。如果临近导线处于静态，耦合电容就会引起噪声， 进而造成电路的错误翻转。除此之外，近些年随着时钟频率提高，大量使用的动态逻辑也给串扰问题带来 l 东南大学硕士学位论文 隐患。动态逻辑电路的优点在于可以使前一级电路的电容负载大大降低，前一级电路只需要驱动n m o s 的电容。但是这样带来的问题是动态逻辑电路的翻转阈值是n m o s 的阈值电压，而不再是二分之一的供电 电压。这样动态逻辑电路在提高速度的同时也降低了噪声容限。除此之外器件特征尺寸的缩小，电源电压 和器件阈值电压的降低也是引起深亚微米工艺下串扰噪声的原因。图0 - 2 4 1 给出了串扰噪声相对于电源电压 和噪声阈值的变化规律。 2 串扰研究的现状 mi n i m u mf e a t u r es i z e 图0 - 2串扰噪声随着工艺尺寸的缩小而增大 集成电路工艺的发展和电路性能的提高对串扰问题提出了严峻的挑战。针对串扰问题的研究有多方面 的进展。布线前的串扰估算对于在设计前期阶段考虑串扰问题，并且进行针对性的预防有很重要的意义。 早期的串扰控制使用悲观的估算模型，为了控制串扰花费大量设计资源，还会增大设计周期，这种串扰控 制思想显然不能适应现代高性能设计对成本及设计周期的要求。为此需要在设计前期能够进行串扰的精确 估算。布线前的设计阶段能够获得的导线信息很有限。但是，为了在布线之前的阶段识别噪声问题，导线 的互连拓扑信息，与周围导线的耦合电容以及导线的驱动能力，这些噪声分析必需的信息必须在详细布线 之前给予精确的估计。m u r a t r b e c e r 提出的在布线之前根据拥塞信息提取互连参数和耦合电容的方法，能 够很好得解决这个问题。而且在s y n o p s y s 公司推荐的串扰控制工具a s u o x t a l k 中已经实现了在详细布线 ( d e t a i lr o u t e ) 之前，最早在全局布线( g l o b a lr o u t e ) 阶段对于串扰的分析。这样就能够有针对性地对有 违规倾向的连线给予针对性的预防，而不是盲目地对所有连线的预防。 一旦在设计的早期阶段识别出存在问题的导线，避免串扰问题的工具就应该被加入到早期噪声驱动的 设计流程中，任何这样的工具都需要快速而精确的串扰分析模型。这种模型应该能够作为内部的噪声估计 引擎，使得噪声控制工具不需要借助于s p i c e 仿真或者采用降阶建模这类技术就能够做出精确有效的噪声 估计。而且比较不同互连和器件驱动参数对于噪声的影响也需要这样的串扰分析模型。v i t t a l 和s a d o w s k a 使用集总模型得到串扰噪声的范围，但是这个模型是建立在输入是单位阶跃的前提下。t t a i 的c r o s s t a l k r e d u c t i o n f o r v l s i 中的峰值噪声表达式1 5 】被【6 ，7 ，8 】延伸到饱和斜率输入( s a t u r a t e dr a m pi n p u t ) 和型电路 2 绪论 的情况。但是这些模型都不能够表示互连的分布特性。ad e v g a n 得到了一个针对于一般r c 树的类似于 e l m o r e 延时的峰值噪声表达式【9 】，但是它的前提是假设输入的跳变时间无限大，这个假设使得峰值噪声的 分析结果过于悲观。在i m p r o v e dc r o s s t a l km o d e l i n gf o rn o i s ec o n s t r a i n e di n t e r c o n n e c t so p t i m i z a t i o n 一文中， 介绍了一个改进的2 兀模型【1 0 1 ，它考虑了受扰线上寄生电容的耦合位置和受扰线的分布r c 特性，得出了 峰值噪声和噪声宽度的表达式，并且证明了这个模型与输入斜率是饱和的h s p i c e 仿真有相同的精确性。 即使在设计的早期阶段加入了串扰的控制措施，在布线之后仍然会有噪声问题存在。这些问题可以在 布线之后使用噪声分析工具识别。目前s i g n o f f 阶段的串扰分析可以使用s y n o p s y s 的p r i m e t i m e s i ，它能 有效得利用时序窗口和逻辑关联信息进行串扰分析。先进的噪声库模型提供了与s p i c e 相当的分析精度， 寄生参数过滤和电学过滤又能够在不损伤分析精度的情况下提供用户可控的分析速度。 除此之外，对串扰的研究还体现在对各种串扰控制技术和算法的研究上。在布线之后修改设计和修复 数百甚至数千计的噪声问题的灵活性会大大降低。噪声修复技术，例如放大驱动器，隔离导线和插入缓冲 器很难实施，而且通常需要对整个设计重新布线，这又将极大地改变连线在设计中的位置，就有可能会在 之前没有问题的连线上引发新的问题。因此在布线之后进行串扰修复，需要选择最佳的修复方法才能够保 证在修复串扰的同时，最小程度得扰乱设计的其他部分以缩短设计周期。关于串扰修复方法的研究有很多， 单元缩放方法的思想是建立在晶体管尺寸缩放基础上的，是常用的一种优化性能的方法，n e wa l g o r i t h mf o r g a t es i z i n g 一文中给出了一个用于提高电路正常情况时序的单元放大算法1 1 1 | ，它能给出较优的结果。在t x i a o 和mm a r e ks a d o w s k a 的g a t es i z i n gt oe l i m i n a t ec r o s s t a l ki n d u c e dt i m i n gv i o l a t i o n 一文中。引入了考虑串 扰的单元放大算法，在这个算法中首先进行单元放大保证正常情况时序满足，然后调整单元尺寸降低耦合 延时1 1 2 j 。还有采用插入缓冲器进行修复的方法，b u f f e ri n s e r t i o nf o rn o i s ea n dd e l a yo p t i m i z a t i o n 一文中给出 了进行串扰预防的最优缓冲器插入算i ! 去【1 3 j ，以及为满足噪声约束的延时优化算法，除此之外还有考虑串扰 的导线宽度优化和导线间距优化算法。 3 串扰问题的挑战 当设计发展到0 1 3 p m 工艺节点时，串扰问题越来越不容忽视。如果不能有效地控制串扰，芯片将不 能正常工作。解决串扰问题的复杂程度甚至超出了设计本身的难度，而且由于解决这个问题还会造成设计 周期延长和设计成本的过多投入，因此如何能够快速有效地控制串扰问题已经成为深亚微米工艺下的每一 个后端设计者所关心的问题。 s y n o p s y s 公司已经推出了基于串扰控制的设计主流程，其中包括了布线前和布线过程中的串扰分析预 防、控制以及设计s i g n - o f f 阶段的串扰分析、修复等各个步骤，整套流程建立在d e s i g nc o m p i l e r + j u p i t e r x t + p h y s i c a lc o m p i l e r + a s t r o + p r i m e t i m e 设计工具平台之上。但是仅仅使用工具优化往往不能达到最优的效 果，实验证明，整个流程在某些设计上需较多的循环次数。而且由于目前缺乏相关工具的支持，也给解决 串扰问题带来了一定的困难。总之，串扰问题是整个设计的重点，也是一个难点。研究更有效的串扰控制 方法，完善建立于现有工具平台的有效的串扰流程，对s o e 芯片的设计和研发具有重大的意义。 4 论文的主要工作和结构框架 本文的重点是探讨深亚微米工艺集成电路的串扰优化技术，基于目前所在实验室已有的d e s i g n c o m p i l e r + a s t r o + p r i m e t i m e 物理设计主流程，通过研究o 1 3 p m c m o s 工艺下串扰控制方法，用以达到设计 的快速收敛。 3 东南大学硕士学位论文 本章简单介绍了深亚微米工艺物理设计中串扰问题的背景，现有的研究状况和挑战，从而引出课题研 究的意义以及实用价值。 第一章对串扰问题进行理论上的探讨，给出串扰对电路造成的不良影响，分析了影响串扰的诸多因素， 还详细介绍了多种串扰修复技术。 第二章是对串扰控制的详细介绍，首先给出一个串扰控制流程，该流程建立在目前的工具平台之上。 串扰控制包括串扰预防、分析和修复。串扰预防可以在物理设计的多个步骤中进行。串扰分析包括布线前 的串扰分析以及s i g n o f f 阶段的串扰分析，串扰修复主要包括三种方法，在a s t r o 中进行噪声修复的方法， 用于导线隔离或者约束噪声高度的串扰修复方法以及手动修复延时噪声的方法。 第三章进行了串扰控制的实验，实验对象是一款0 1 3 p a n c m o s 工艺的s o c 芯片，由于芯片利用率较 高，串扰问题很严重。通过分析造成严重串扰违规的原因，给出串扰控制的优化方案，并在此基础上进行 修复，结果快速地完成了串扰的有效控制。 最后是总结和展望。 4 第一章串扰基本理论 1 1 串扰概述 第一章串扰基本理论 串扰噪声是由于互连耦合电容的存在，连线上的信号跳变对相邻连线产生的不期望影响。它是 影响信号完整性的三个因素之一。 串扰对电路的影响表现在：第一，它会产生噪声毛刺，这种串扰问题称为功能噪声( 也称为静 态噪声) 。当临近导线上的信号在逻辑值之间跳变时，导线间的耦合电容会引起充放电。如果受扰线 上的噪声毛刺超过它接收端的输入跳变阈值，功能噪声就会发生，并且会以一种错误的逻辑值形式 表现出来最终加载到接收端的寄存器或者锁存器当中。串扰引发的功能噪声又可分为自举噪声 ( b o o t s t r a pn o i s e ) d 4 和双重计时噪声( d o u b l ec l o c k i n g ) 。 第二，串扰会引发时序错误，这种串扰问题称为延时噪声( 也称为动态噪声) 。当受扰线和干扰 线信号同时跳变时，受扰线上的信号可能会被加速或者减慢，造成受扰线下游逻辑的s e t u p 或者h o l d 的违规。下面分别用两张图来说明问题。延时噪声引起信号延时增大的波形如图1 1 ( a ) 所示。延 时噪声引起信号延时减小的波形如图1 - 1 ( b ) 所示。 1 2 n s1 4 n s t i 舱( r l s e c ) 图1 1 ( a )串扰增大了信号的延时 图1 1 ( a ) 中灰线波形“v i c t i mw i t h o u tc r o s s t a l k ”给出了没有串扰影响的情况下受扰线上的信 号波形，虚线“v i c t i mw i t hc r o s s t a l k ”给出了当干扰线以相反方向跳变时对受扰线信号造成的串扰噪 声突起。串扰引发的延时增量是这两条波形上5 0 供电电压对应时间点的差值。如果这个信号是一 条关键的最大延时路径的一部分，那么它所引起的额外延时会造成信号晚到达锁存器或者寄存器， 造成s e t u p 违规。 串扰也可能会减小路径延时如图l - l ( b ) 所示。当干扰线信号与受扰线信号向同一方向跳变， 引起受扰线上的延时减小，减小的延时是“v i c t i mw i t hc r o s s t a l k ”以及“v i c t i mw i t h o u tc r o s s t a l k ”两 条波形上5 0 供电电压对应时间点之间的差值。如果延时减小发生在关键的最小延时路径上，数据 5 东南大学硕士学位论文 1 1 n s t i m ( n s e c ) 图1 1 ( b )串扰减小了信号延时 会提前到达锁存器或者寄存器，引起h o l d 违规。s e t u p 违规可以通过放慢时钟，降低性能来解决， 而h o l d 违规只能通过修改硅片掩模板来修复。 串扰引发的延时效应并不仅仅影响受扰线。图1 1 ( a ) 所示的波形中，a 1 、a 2 上有一个“驼峰”， 这是受扰线信号跳变在干扰线上造成的影响。这样的波形不同于信号正常的跳变，会影响干扰线接 收端逻辑的延时。由此引发的信号跳变时间的变化以及信号延时的变化会沿着电路传播，极大地改 变电路的时序特性。 1 2 影响串扰的因素 为了分析串扰效应，假设有两根平行的连线，一根为干扰线，另一根为受扰线，如图1 2 所示【1 5 】： 图1 2 干扰线和受扰线模型 图中，为干扰点驱动的有效电阻，p d v 为受扰点驱动的有效电阻，r l i n c a 为干扰点连线的集总 电阻，尺l i i i e v 为受扰点连线的集总电阻，a 枞为干扰点连线对地的集总电容，v 为受扰点连线对 地的集总电容，c l 。d a 为干扰点的扇出负载( 该导线驱动的所有门电容) ，c l o a d v 为受扰点的扇出负载 ( 该导线驱动的所有门电容) ，c x 为连线间的集总耦合电容。 假设为噪声峰值电压，为电路供电电压，使用e l m o r c 模型可以得到较为精确的计算公式： 6 第一章串扰基本理论 巧= 面瓦顶再i 老彗笺函酉瓦孑历 。 使用叠加逼近算法来分析串扰导致的延时不确定。其造成的最大延时变化咏为 缸嘶= 0l n ( 2 v p + 1 ) ( 1 2 ) 式中 c = ( 尽由+ r 肥矿) ( c ：+ c 乙矿+ ) ( 1 3 ) 分析式1 1 。1 2 ，1 3 ，得出影响串扰噪声的因素有：( 1 ) 金属导线间耦合电容的大小所占分布电 容的比例；( 2 ) 干扰点和受扰点的跳变方向：( 3 ) 并行金属导线的长度；( 4 ) 干扰点和受扰点的驱 动、负载。下面分别加以讨论。 1 2 1 耦合电容对串扰的影响 互连电容取决于它们的拓扑，与相邻连线之间的距离，连线和连线之间的隔离等。图i 3 t 3 】给出 了电容的各个组成部分。连线和衬底之间的对地电容( g r o u n d e d c a p a c i t a n c e ) ，在过去占据主导作用， 但是随着工艺的发展，它的值在不断变小，不再占有主要作用。相同金属层之间的电容叫侧电容 ( l a t e r a lc a p a c i t a n c e ) ，它是耦合电容的主要部分，功能噪声和延时噪声主要由于它的存在而产生。 侧电容正在随着特征尺寸的不断缩小而增加。另外两种电容分别是边缘电容( f r i n g i n gc a p a c i t a n c e ) 和面积电容( a r e ac a p a c i t a n c e ) 。前者是在交叉连线的表面和边缘产生的，后者是不同金属层之间的 耦合电容。这两种电容都是耦合电容的组成部分。 对地电 图l - 3电容的各个组成部分 从式1 1 ，1 2 ，1 3 看出，耦合电容比例上，咋和k 都相应交大，说明耦合电容对功能噪声 和延时噪声都产生了影响。 1 2 2 跳变方向对串扰的影响 现在假设两条并行连线如图1 _ 4 所示，他们之间的耦合电容是c b 。为了简化问题，忽略连线电 阻，定义n e f f 为干扰线，n e t 2 为受扰线。当n e f f 上信号不发生变化时，n e t l 相当于接地，假设n e t 2 上总的电容为c l ， 7 东南大学硕士学位论文 q = + e ( 1 4 ) 当n e t l 和n e t 2 朝相同方向发生跳变时，n e t 2 不需对耦合电容充电，所以 q = ( 1 5 ) 当n e t l 和n e t 2 朝相反方向发生跳变时，n e t 2 必须对2 c c 进行充电，所以 q = + 2 c o ( 1 6 ) 综上所述，n e t 2 上的总电容还取决于n e t l 的跳变情况，也就是n e t 2 的延时和n e t l 的跳变情况 有关。当相邻连线不只一条时，情况变得更为复杂。如果有n 条连线耦合，受扰线上的总电容将有 3 “种情况。 图1 - 4 耦合电容对延时的影响 1 2 3 并行金属导线的长度对串扰的影响 0 r 分析式1 1 可以看出：并行连线的长度对和k 同样存在很大的影响。有实验证明：并行 的耦合互连线越长，串扰噪声越大，如图1 5 所裂1 6 】。 图1 - 5 不同工艺连线对串扰噪声的影响 8 第一章串扰基本理论 1 2 4 干扰点和受扰点的驱动、负载对串扰的影响 从式1 1 可以看出除上面几点因素以外， 间( t r a n s i t i o nt i m e ) 也会对串扰噪声的产生、 影响。 干扰点、受扰点的驱动和负载，以及干扰信号跳变时 噪声的大小以及其对电路损害的程度产生至关重要的 看下面这个实验：考虑两根并行的连线，长度l 为2 0 0 r u n ，间距为0 3 岫1 。实验根据干扰线 ( a g g r e s s o r ) 和受扰线( v i c t i m ) 的驱动、负载和输入信号的跳变时间分为四种情况： ( 1 ) 受扰线连线的驱动为1 x ，干扰线的输入信号上时间为0 2 n s ，并考虑受扰线的扇出( f a n o u t ) 为2 、4 、6 、8 和1 0 五种情况； ( 2 ) 受扰线连线的驱动为l x ，干扰线的输入信号上时间为o 1 m ，其余同上； ( 3 ) 受扰线连线的驱动为2 x ，干扰线的输入信号上时间为0 2 n s ，其余同上； ( 4 ) 受扰线连线的驱动为2 x ，干扰线的输入信号上时间为o i n s ，其余同上。 该实验主要分析受扰点受干扰点影响而产生静态噪声的情况，经过h s p i c e 仿真得到的结果如 图1 - 6 所示，对结果进行分析可以得到以下结论： 1 干扰点的上或下降时间越小，对受扰点的干扰越大，产生的静态噪声电压值越高，在 实验中可以看到，最大的毛刺电压达到3 7 5 m v ，是1 8 v 工作电压的2 0 之多； 2 受扰点的驱动能力越弱，该点越容易受到干扰。在该实验中，相同的跳变时间情况下， 驱动为l x 的受扰线连线的毛刺电压比驱动为2 x 的受扰线连线大4 7 9 0 0 - 7 2 9 ； 3 驱动相同且跳变时间相等的情况下，受扰点负载的变化同样会对静态噪声产生影响。从图 中可以看出扇出为l o 的情况下毛刺电压比扇出为2 的情况下大出2 8 8 0 0 - - 3 7 6 。 一4 0 0 目 器3 0 0 譬 专2 0 0 童1 0 0 口0 ，互 # 群彳：! 一 一 一 2468l o v i c t i mf a n o u t 一v i c t i md r i v e nl x t r a n s i t i o n = o 1 n s - = 1 - - v i c t i md r i v e nl x t r a n s i t i o n = 0 2 n s - - 4 - - - v i c t i md r i v e n2 1 t r a n s i t i o n = o 1 n s 一v i c t i md r i v e n 2 x t r e m s i t i o n = o 2 n s 图1 - 6 干扰点、受扰点的驱动和负载变化对串扰的影响 1 3 延时噪声和功能噪声的内在联系 p+ l r 一 。i j v o v v d d 一卜 1 i 1 d d t at mt a + t r 图1 7 功能噪声与受扰线信号跳变叠加产生延时噪声 9 t mt p d 东南大学硕士学位论文 从图1 - 7 】7 】可以直观地看出，延时噪声是由功能噪声和干净信号叠加得到的。图中f o x 的噪声突 起是串扰引发的功能噪声，它是由干扰线作从低到高的跳变而受扰线处于静态所产生的。v 是受 扰线不受干扰时的信号跳变。采用叠加原理可以获得受干扰的信号波形。从叠加后的信号来看信号 的跳变被滞后，。就是串扰噪声所引起的延时变化。干扰线和受扰线跳变方向的不同组合会引 起噪声延时的不同变化，从而引发所谓的延时噪声。 从上面的分析可以看出，延时噪声和功能噪声是有联系的，它们都是由于耦合电容的存在引发 的，从叠加的角度来看延时噪声可以认为是由功能噪声引起的。 1 4 串扰修复技术讨论 在设计的后期阶段，根据串扰违规的情况，可以使用放大驱动器，插入缓冲器以及隔离导线等 技术来修复串扰问题。下面逐一进行讨论。 ( 一) 放大驱动器技术 从放大受扰线驱动器和干扰线驱动器两个方面来看。如果放大受扰线的驱动器，它的有效电导 增大，这样，可以很容易得把受扰线固定于一个稳定电压值( 或者地电位) 。另一方面，如果缩 小干扰线的驱动器，它的有效电导减小，就不能跳变得很快，这样耦合到受扰线的噪声就减小。 为了定量的讨论放大驱动器技术，串扰噪声模型可以用如下的电路模型表示，如图1 8 所示l l 副： 受扰线驱动器由有效的维持电阻风建模，干扰线驱动器由一个电压源和电阻凡建模，电压源信号 图l _ 8 线性串扰噪声模型 斜率是矗。模型的其他部分参数由工艺和几何信息计算获得。耦合点( 干扰线节点2 和受扰线节点5 ) 定义为两条导线耦合区域的中间点，分别距离干扰线驱动器和受扰线驱动器a l 也以和。l 乜以的距 离。这样通过计算电路的传输函数，使用主极点近似的方法加以简化，得到受扰线上的噪声电压表 达式： 其中 。，=i季：二二)_ t 乙 e - “) t 1 0 ( 1 7 ) 第一章串扰基本理论 = ( r h + 凡) c c ； 乙= ( r + 足。) ( e + c v 2 + e 3 ) + ( r 2 c 3 + r hc v f ) + c 口l 如+ c 口2 ( 2 兄l + ) + c ：3 ( 2 兄i + 2 r 0 2 + 如) 对v o t e r ( f ) 求关于t 的偏导数， 负值，这样峰值噪声是嘣f f ) ： k 2 等( 1 - 。) k 2 吉( 1 - j 可以看到当t j r 时，6 眦l 6 ，总是正值，并且当p f r 时，6 v o 。t 6 f 总是 ( 1 8 ) 分别对峰值噪声求关于r h 和r t h 的偏导数。 等专”p 叫个( r h + r 1 ) 盟半p 毗 ( 1 ” 鱼丝：二! 鱼2 曼【肇l 2 刍2 2p 一，怫( 1 1 0 ) 6 kt ? 可以看出式1 1 0 是负值，这样，缩小干扰线驱动器( 放大r l b ) 会减小峰值噪声，但是有效性依 赖于式1 1 0 的参数。放大受扰线驱动器( 缩小r h ) 的情况较为复杂，受扰线r c 时间常数越小，放 大受扰线驱动器越能有效地修复噪声。而且，在受扰线长度的一定范围内，偏导数6 枷( i r o o 勺值 随着受扰驱动器强度的增大而变化，放大驱动器所带来的串扰降低效应会随着受扰线驱动器强度的 增大而消失。因此在采用该项技术的时候，不能一味地放大受扰线的驱动器，当驱动器放大到很强 的时候还会使该条受扰线变成干扰线。 ( 二) 增大导线间距技术 对于一条固定长度的导线，随着它与临近导线距离的增加，它与邻近导线的耦合电容会减小， 它的对地电容会增大。耦合电容的减小可以很容易地解释为电容和间距的反作用。对地电容的增大 是由于两条导线间距增加，一部分用于耦合电容的电场难以达到临近的导线，开始贡献于对地的电 容。利用上面的串扰模型，对式1 8 求关于耦合电容的偏导数1 8 1 ： 等= c 学c 1 - e - t ，一 笋一以 从上式可以看出，偏导数6 k 6 c c 的值大于零，这样耦合电容的减小就能够减小峰值噪声。对 峰值噪声求关于图i - 8 中干扰线和受扰线上各部分对地电容的偏导数，结果显示对地电容的增加有 助于减小峰值噪声，它们的相对大小如下： 8 v p e n k 坐堕 坐堕 o ( 1 1 2 ) 8 c , 3 配28 c , l 竺唑 坐唑 坐堕 n g n o i s e 瑚 图1 - 9 受扰线上的噪声效应： ( a ) 不插入缓冲器( b ) 插入缓冲器 插入缓冲器技术还是一种有效的功能噪声修复技术。考虑图1 - 9 ，两条平行导线间的耦合电容正 比于这两条导线的长度。干扰线( 上面的一条导线) 在受扰线( 下面的一条导线) 上造成的噪声效 应示意图如图1 - 9 ( a ) 所示。耦合电容的存在使得干扰线上的信号跳变引起受扰线上的噪声脉冲。 如果造成的噪声超过接受端器件可容许的噪声容限( n m ) ，就会引起功能噪声。该技术影响噪声的 示意图如图i - 9 ( b ) 。由于缓冲器的插入使得受扰线前半段的线上耦合电容减小，这样新插入的缓冲 器输入端的噪声脉冲就小于图1 - 9 ( a ) 中的噪声，而且缓冲器是一种可复原的逻辑器件，理想的情 况下没有噪声可以传播到它的输出端( 如果输入端的噪声小于它容许的噪声阈值) 。这样受扰线被分 割成的第二条导线上接受到的小脉冲只是受扰线上后半段的耦合电容带来的噪声，如果这个噪声脉 冲的高度小于接受器件的噪声阈值，电路就不会受到串扰问题的影响。 1 5 小结 本章对串扰问题进行理论上的探讨。给出串扰对电路造成的不良影响，包括功能噪声和延时噪 声，并且分析了影响串扰的诸多因素，从理论角度详细分析了多种串扰修复技术，为后续章节串扰 控制方法的分析给出了理论依据。 1 2 东南大学硕士学位论文 第二章串扰控制策略分析 前一章给出了串扰相关的理论，阐述了串扰的概念和影响串扰的因素，详细分析了串扰修复的 相关技术。本章将给出一个适合现有工具平台的串扰控制流程，接着详细介绍串扰控制流程各个环 节( 包括串扰的预防、分析以及修复) 中的串扰控制相关方法，这些串扰控制方法渗透于后端设计 的各个步骤。 2 1串扰控制流程设计 在传统设计流程中详细布线( d e t a i lr o u t i n g ) 之后才对串扰进行分析和修劐1 明( 如图2 - 1 ) 。因 为只有在布线之后，连线的拓扑和相对位置确定下来，才能进行准确的寄生参数提取和串扰噪声( 包 括功能噪声和延时噪声) 的分析。 布局& 标准单 元摆放 l 布线前时序以 及信号斜率的 优化 j 弓 详细布线以及 寄生参数提取 u 噪声分析 图2 - 1 传统的噪声控制流程 但是如果没有早期的预防，违规导线的数目将会非常庞大，在现在的高性能设计中会达到数以 千计的数目。在布线之后修改设计，修复数百甚至数千计噪声问题的灵活性会大大降低，噪声修复 技术，例如放大驱动，隔离导线和插入缓冲器很难实施。在设计早期阶段进行串扰预防可以大大降 低违规导线的数量，加速设计的收敛。 根据现有的后端流程d e s i g nc o m p i l e r + a s t r o + p d m e t i m e ，结合0 1 3 1 u n 工艺设计的特点，我们给 出如下的串扰控制流程，如图2 2 所示。整个流程分为串扰预防、分析和修复三大部分。串扰预防 贯穿于逻辑综合、布局、标准单元摆放以及时钟树综合和布线的各个步骤中，它分为通常所进行的 预防和在修复串扰之后重新进行的串扰预防两类。如果串扰修复之后的违规情况达不到设计要求， 需要重新回到设计前期进行串扰预防。图2 2 中所标出的串扰分析指的是s i g no f f 阶段的串扰分析， 它是在详细布线之后使用工具p r i m e t i m e s i 进行的。实际上串扰分析还包括串扰控制过程中的串扰 估算，具体到设计流程中是指最早在全局布线阶段( g l o b a lr o u t i n g ) 使用工具a s l r o x t a l k 进行的串 扰分析。串扰的修复是一个往复循环的过程，它是在详细布线之后进行的，后续章节中会给出几种 1 4 第二章串扰控制策略分析 修复的方法。另外，整个流程还包括两次静态时序分析，一次是在做完时钟树综合之后进行，这是 为了保证不考虑串扰的正常时序满足，只有在这里的时序得到满足才能保证后续布线阶段的时序。 完成了布线之后，还需要再进行一次静态时序分析，用以检验正常时序是否满足，如果不满足，需 要回到前面的设计步骤，重新调整设计。串扰修复需要在正常时序满足的前提下进行。 2 2串扰相关工具分析 图2 - 2 串扰控制流程 集成电路后端设计离不开e d a 工具的协助。为了进行串扰的控制，引入实验室现有的三个串扰 相关工具a s t r o x t a l k ，s t a r