（计算机系统结构专业论文）基于状态相关和幂次数划分的soc测试数据压缩方法研究.pdf

基于状态相关和幂次数划分的s o c 测试数据压缩方法研究 摘要 随着集成电路制造工艺的不断发展，单芯片的集成度越来越高，通过集成 各种i p 核，系统芯片s o c 的功能更加强大，但同时也带来了测试数据量的快 速增加。由于传统的自动测试设备的存储量、工作频率以及带宽有限，这使得 s o c 测试面临时间过长、测试成本过高等问题。面对海量的测试数据，测试数 据压缩提供了一种可行有效的解决方案，使得s o c 测试数据量过大和测试时间 过长等问题得到有效缓解。本论文正是围绕s o c 测试数据的压缩问题展开了研 究。 本文先介绍了s o c 测试的相关概念和一些典型的测试数据压缩技术，并作 了相关分析，然后提出了一种基于l f s r 状态相关的测试数据编码压缩方法。 针对当前l f s r 状态和种子的相关性，根据控制位只对该种子载入过程中需要 改变的位进行控制，使得在载入种子生成测试向量时，并不需要全部载入种子 的每位数值，使得控制简单且种子的施加时间更少，从而实现测试数据压缩。 实验结果证明，该方法能够有效地减少种子的存储空间和施加时间。 针对测试集中存在大量的连续数据块，本文提出了一种基于幂次数划分的 测试数据压缩方法。首先将测试向量集划分成若干数据块，使每块的长度正好 是2 的幂的倍数，对其判断，确定其是否为连续块，若是则只要用一定的标记 位就可表示此连续块的长度，同时将连续位长度不足的序列划为非连续块，并 且不对其进行编码，有效地避免了用长码字替换短游程序列的情况。该方法编 码规则减少了使用前、后缀形式编码的复杂性，且解压体系结构是一个简单的 有限状态机，所以其编码解码过程、通讯控制协议简单。实验结果显示，这种 编码能够有效地压缩测试数据。 关键词：片上系统；测试数据压缩：l f s r 重新播种；编码；幂次数划分 r e s e a r c ho nt e s td a t ac o m p r e s s i o no fs o cb a s e do ns t a t e c o r r e l a t i v i t ya n dp o w e r d i v i s i o n a b s t r a c t w i t ht h ed e v e l o p m e n to fi n t e g r a t e dc i r c u i tm a n u f a c t u r i n gc r a f t ，t h ei n t e g r a t i o n o fs i n g l ec h i pi si n c r e a s i n g d u et oi n t e g r a t i n gv a r i o u si n t e l l e c t u a l 。p r o p e r t y ( i p ) c o r e s ，t h ef u n c t i o no fs o ci sd e v e l o p e ds t r o n g l ya n dt e s t d a t av o l u m eg r o w s q u i c k l y h o w e v e rt h es t o r a g ec a p a c i t y ，f r e q u e n c ya n db a n d w i d t h o ft h et r a d i t i o n a l a u t o m a t i ct e s te q u i p m e n t ( a t e ) a r e1 i m i t e d t h i sr e s u l t si nl o n g e rt e s tt i m ea n d m o r eh i g hc o s ti nt h es o ct e s t t h et e s td a t ac o m p r e s s i o ni saf e a s i b l em e a s u r et o r e s o l v et h ep r o b l e m so fs o ct e s ta n dc a nb eu s e dt od e c r e a s et h es o ct e s td a t a v o l u m ea n dt e s tt i m e t h ed i s s e r t a t i o nm a k e sr e s e a r c hi nt e s td a t ac o m p r e s s i o no f s o c a f t e ri n t r o d u c i n gs o ct e s tc o n c e p t sa n da n a l y z i n gs o m et r a d i t i o n a lc o d i n g m e t h o d ，an o v e ls c h e m eo ft e s td a t ac o m p r e s s i o nb a s e do nl f s r s t a t ec o r r e l a t i v i t y i sp r e s e n t e d a st h ec o r r e l a t i v i t yb e t w e e nc u r r e n tl f s rs t a t ea n ds o m es e e d ，t h e p r o p o s e ds c h e m ec o n t r o l st h eb i t st h a tn e e dt ob ec h a n g e di n t h es e e dl o a d i n g p r o c e s sb yc o n t r o lb i t s ，a n dm a k e si tu n n e c e s s a r yt ol o a da l lv a l u e so ft h es e e d w h i l el o a d i n gs e e dt og e n e r a t et e s tv e c t o r t h es c h e m em a k e st h ec o n t r o l ss i m p l e a n dl e s st i m et ol o a ds e e d sf o rt e s td a t ac o m p r e s s i o n t h er e s u l t so fe x p e r i m e n t s h a v ep r o v e dt h a tt h i ss c h e m eh a st h ea d v a n t a g e so fr e d u c i n gt h es t o r a g ea n dt h e t i m eo fs e e da p p l y i n g a i m i n ga tal a r g en u m b e ro fs e q u e n t i a ld a t ab l o c k se x i s t i n gi nt e s ts e t ，an e w t e s td a t ac o m p r e s s i o ns c h e m eb a s e do np o w e rd i v i s i o ni sp r e s e n t e d ，f i r s t l y ，t h et e s t v e c t o rs e ti sd i v i d e di n t oan u m b e ro fd a t ab l o c k s ，s ot h a tt h el e n g t ho fe a c hs e c t i o n i sp r e c i s e l yam u l t i p l eo fap o w e ro ft w ow h i c hw i l lb ej u d g e dl a t e rw h e t h e ri t i sa s e q u e n t i a ld a t ab l o c k ，i fi ti s ，i tj u s tu s e ss o m ec e r t a i nt a gb i t st oe x p r e s s t h el e n g t h o ft h es e q u e n t i a ld a t ab l o c k o nt h eo t h e rh a n d ，t h es e q u e n c e sw h i c hd o n th a v e e n o u g hl e n g t hi sm a d et ob en o n c o n t i n u o u sd a t ab l o c k ，a n dn o tt ob ee n c o d e d ，s oi t c a na v o i dt h es i t u a t i o nt h a ts h o r tr u nl e n g t hs e q u e n c e sa r er e p l a c e db yl o n gl e n g t h c o d e t h er u l ep r o p o s e db yt h es c h e m er e d u c e st h ec o m p l e x i t yo fe n c o d i n gw h i c h m a k e su s eo fp r e f i xa n dt a i lc o d es e p a r a t e l y t h ed e c o m p r e s s i o na r c h i t e c t u r ef o r o n c h i pp a t t e r ni s as i m p l ef i n i t e s t a t em a c h i n e ，s ot h ep r o c e s so fe n c o d i n ga n d d e c o d i n g i s s i m p l e ，a n d t h ec o m m u n i c a t i o n p r o t o c o l i sa l s os i m p l e t h e e x p e r i m e n t a lr e s u l t ss h o w t h a tt h es c h e m ec a ne f f i c i e n t l yc o m p r e s st e s td a t a k e y w o r d s ：s y s t e m - o n a - c h i p ；t e s t d a t ac o m p r e s s i o n ；l f s rr e s e e d i n g ；c o d i n g ； p o w e rd i v i s i o n ； 2 图1 1 图2 1 图2 2 图2 3 图2 - 4 图2 5 图2 - 6 图2 7 图2 8 图2 - 9 图2 1 0 图2 1 1 图3 1 图3 2 图3 3 图3 4 图3 。5 图3 - 6 图3 7 图3 8 图3 - 9 图3 1 0 图4 1 图4 2 图4 3 图4 - 4 图4 5 图4 6 图4 7 图4 8 图4 9 插图清单 芯片的制造成本与测试成本趋势1 典型的s o c 结构6 s o c 中i p 核的测试6 s o c 测试的一般过程9 基于a t e 的s o c 测试示意图9 b i s t 基本结构图1 l b i s t 分类11 b i s t 方案1 2 c a 结构1 3 折叠计数器工作原理图1 5 测试数据压缩结构图1 5 基于字典的压缩方法1 8 典型的l f s r 结构2 0 l f s r 重播种实例2 1 等确定位切分l f s r 重播种方法的解压电路结构2 2 多多项式l f s r s 重新播种方法解压电路结构2 3 部分动态l f s r 重新播种的例子2 4 种子的处理2 5 海明距离图2 6 多输入l f s r 2 7 解压电路结构2 8 混合码解压电路2 9 算法流程图3 3 m i n 的取值和压缩率的关系3 4 编码实例3 5 解压电路结构3 6 f s m 状态转换图3 7 f d r 码解压电路3 7 交替与连续长度码解压电路3 8 f d r 码有限状态图3 9 交替与连续长度码有限状态图4 0 5 表格清单 表2 1四位折叠计数器的生成时序1 4 表2 2m - - - 4 的g o l o m b 码编码表1 6 表2 3f d r 码编码表1 7 表3 1本方案的实验结果3 0 表4 1 e f d r 码编码表3 1 表4 2交替与连续长度码编码表3 2 表4 3方法的编码规则3 4 表4 4不同m i n 取值下各连续块数3 5 表4 5压缩结果比较4 0 6 独创性声明 本人声明所是交的学位论文是本人在导师指导下进行的研究工作及取得的研究成果。据我所 知，除了文中特别加以标志和致访 的地方外，论文中不包含其他人已经发表或撰写过的研究成 果，也不包含为获得盒g 曼= ：e 些态堂或其他教育机构的学位或证书而使用过的材料。与我一 同 作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示谢意。 一护 学位论文作者签字：之蘑寺签字日期：训口年争月弘日 学位论文版权使用授权书 本学位论文作者完全了解金目巴工些太堂有关保留、使用学位论文的规定，有权保留并向 国家有关部门或机构送交论文的复印件和磁盘，允许论文被查阅或借阅。本人授权金月巴王些 达堂可以将学位论文的全部或部分论文内容编入有关数据库进行检索，可以采月j 影印、缩印 或扫描等复制手段保存、汇编学位论文。 ( 保密的学位论文在解密后适用本授权书) 学位敝者躲毛氟 签字日期：加l 口年乒月；d 日 学位论文作者毕业厅彳去向： j r 作单位： 通讯地址： 名：辫固 签字日期：加f c 7 年乒月；护日 电话： 邮编： 致谢 两年半的研究生生活即将结束，在论文即将完成之际，我的心情无法平静， 从开始进入课题到论文的顺利完成，有多少可敬的师长、同学、朋友给了我帮 助，在这里请接受我诚挚的谢意。 衷心感谢我的导师梁华国教授，从本科毕业设计时初识芯片测试，到研究 生期间在这个领域的不断研究，梁老师始终给予我细心的指导和不懈的支持， 使我进入集成电路测试这一具有挑战性的领域。他渊博的知识，严谨的治学精 神，精益求精的工作作风，诲人不倦的教育情怀，深深地感染和激励着我；他 敏锐的洞察力、富有启发性的建议和严格的要求不仅使我在研究生期间受益匪 浅，而且会对我今后的工作和生活产生深远的影响。此外，他还在生活中给予 我不断的关心和鼓励，让我终身难忘。在此，我要向导师表示最诚挚的敬意和 由衷的感谢! 感谢詹文法老师、刘杰老师在科研上对我的帮助，感谢本研究室的欧阳一 鸣副教授、黄正峰、陈田、李扬等老师，他们为我的学习和科研提供了许多无 私的支持与帮助。 感谢陈秀美、程旺燕、曹源、郭凯、罗强、吴珍妮、张敏生等研究生同学 在学习和生活中对我的帮助，和你们的讨论开拓了我的思路，和你们在一起总 是充满了快乐，你们是我生活中的良师益友。 感谢合肥工业大学系统结构研究室每个成员对我的关怀与帮助；感谢合肥 工业大学计算机与信息学院的各位老师和院系领导对我的帮助和支持，感谢为 评阅论文而付出辛勤劳动的各位专家学者。 感谢所有曾经关心和爱护我的亲人和朋友，是你们的支持让我在人生道路 上更好地前进。 3 作者：毛蔚 2 0 1 0 年2 月 第一章绪论 1 1 研究背景 半个世纪前，t i 工程师j a c kk i l b y 与仙童公司r o b e r tn o y c e 间隔数月分别 成功发明了集成电路，他们未曾想到，这项至今仍存争议的发明，已在我们的 生活中无处不在，小至一块小小的手表、日常工作生活离不开的手机，大到邀 游宇宙的神舟飞船，集成电路将我们的生活推向了一个前所未有的高度。 半导体制造工艺也随着集成电路技术的发展不断升级换代。2 0 0 5 年，基于 9 0 n m 1 2 英寸的生产线正式开始进入量产阶段，集成电路技术的总体水平自此 跨入了全新的纳米时代；2 0 0 6 年，基于6 5 n m 技术的集成电路产品相继出现： 2 0 0 8 年，基于4 5 n m 工艺技术的产品开始进入市场；2 0 0 9 年，t o s h i b a 公司已 自第三季度开始大规模量产3 2 n m 产品；2 8 n m 技术近期也取得了相应进展。与 此同时，随着半导体工艺技术的发展，单个芯片集成的晶体管数目也越来越多， i c 设计者能够将愈来愈复杂的功能集成到单芯片上，从而出现了系统芯片 ( s y s t e m o n - a c h i p s o c ) 。 一般说来，s o c 又称为片上系统，是一个有专用目标的集成电路，其中包含 完整系统并有嵌入软件的全部内容。国内外学术界一般倾向将s o c 定义为将微 处理器、数字i p 核、模拟i p 核和存储器( 或片外存储控制接口) 集成在单一 芯片上，它通常是客户定制的，或是面向特定用途的标准产品。与传统的电路 板级系统相比，s o c 不仅减少了板级系统芯片间的信号传输延迟，而且在体积、 功耗、成本等方面占有较大优势，因此近年来被越来越多地应用于各种电子设 备，已成为提高互联网络、信息家电、高速计算、多媒体应用及军用电子系统 性能的核心器件，是一种具有国家战略意义的实用技术。 0 i 二：；：诹s i l i c o nm a n u f a c 咖t u r i n 呲g 鼬n j 一? 、- 一 _ _ 一_ 一。一一 图l 一1 芯片的制造成本与测试成本趋势 当前系统芯片s o c 已经成为i c 设计业界的焦点，s o c 性能越来越强，规 1 一嚣c03，io_一c窭卜10q_协oo 模越来越大。s o c 芯片的规模一般远大于普通的a s i c ，由于深亚微米工艺带来 的设计困难等，使得s o c 设计的复杂度大大提高，同时，也带来了诸如测试数 据量和测试时间快速增加、测试成本急剧增长的问题，如图1 1 1 l 】所示，依据 i t r s 预测，到2 0 1 2 年，芯片的测试成本将与制造成本持平，s o c 测试面临着 前所未有的挑战。因此，如何快速有效地测试这些规模越来越大的集成电路， 具有重大的理论意义和实用价值。 1 2 研究意义 随着i c 设计技术的快速发展和市场竞争的加剧，电子产品更新换代的速度 要求更短的开发周期，而测试对产品的上市时间、开发周期有着非常重要的影 响。一方面，i p 核复用的设计模式带来的测试问题，包括i p 核多样性等；另一 方面，由于自动测试设备( a u t o m a t i ct e s te q u i p m e n t ，a t e ) 的测试通道数量、 存储空间有限，而增长的测试复杂性使得a t e 开始变得越来越昂贵。因此，测 试问题已经成为s o c 产业界首先要面临的挑战，只有有效地解决测试问题，才 能提升半导体产业的竞争力。 集成电路产业是衡量国家综合实力的重要支柱产业，2 0 0 8 年，我国正式发 布“核心电子器件、高端通用芯片及基础软件产品重大专项【2 】，旨在n 2 0 2 0 年，我国在高端通用芯片、基础软件和核心电子器件领域基本形成具有国际竞 争力的高新技术研发与创新体系。在国家持续的巨大财政投入下，我国集成电 路产业面临着前所未有的发展机遇。然而现阶段系统芯片测试也是我国集成电 路产业中的薄弱环节，在这种形势下，为不使s o c k , 4 试成为制约我国s o c 产业发 展的瓶颈，大力开展面向s o c 澳, q 试技术的深入研究，将非常有利于我国s o c 产业 的健康发展。 另外，芯片自主知识产权已影响到国家信息安全，因此研制、生产具有自 主知识产权的芯片已提升为国家发展战略。开发拥有自主知识产权的高质量 s o c 的重要前提是解决好其测试问题，而对于s o c 测试的研究不仅是国内i c 领域发展的迫切需要，同时也是改变我国在微电子领域的落后面貌、赶超世界 先进水平不可缺少的重要一环。所以，展开s o c 芯片测试的研究对我国的经济 发展和现代化建设具有重要意义。 1 3国内外研究现状 s o c 测试的问题引起了集成电路厂商和研究人员的广泛关注，目前国际上 许多院校如美国s t a n f o r d 大学、d u k e 大学、t e x a s 大学、德国s t u t t g a r t 大学等 研究机构在s o c 测试方面都做了大量的研究工作；国内高等院校与研究机构如 中国科学院计算技术研究所、清华大学、北京大学、同济大学、哈尔滨工业大 学和合肥工业大学等，都进行了测试数据压缩相关方面的研究工作。近几年国 2 际学术会议i t c ( i n t e r n a t i o n a lt e s tc o n f e r e n c e ) 和v t s ( v l s it e s ts y m p o s i u m ) 把测试数据压缩技术已连续多年被列为研究热门主题。在工业界，世界上许多 e d a 厂商，如c a d e n c e 、s y n o p s y s 、m e n t o rg r a p h i c s 等，已经在他们的工具软 件产品中引入了测试数据压缩。由此可见国际学术界和企业界对测试数据压缩 技术的重视程度。 目前对s o c 测试数据压缩的研究主要采用测试源划分技术【3 2 。3 川，它是将一 部分测试源从a t e 移至c u t 内部。t r p 技术主要分为三类：测试集紧缩 3 - 7 j ， 内建自测试【8 。9 】和外建自测试技术【l o 】。 ( 1 ) 测试集紧缩( t e s ts e tc o m p a c t i o n ) 该技术主要是通过紧缩部分带有无关位的测试集，在故障覆盖率不变的情 况下减少测试数据量。该技术的优点是不需要投入附加的硬件开销，其缺点是 测试向量个数的减少导致其非模型故障的覆盖率要受到影响，并且紧缩后的测 试数据量仍然庞大，不能直接存储和传输，还需进一步压缩。 ( 2 ) 内建自测试( b u i l d i ns e l f - t e s t ，b i s t ) b i s t 的基本思想是利用芯片自带的测试模式生成器( t e s tp a t t e r ng e n e r a t o r ， t p g ) 、测试控制电路和响应分析电路，在片上直接生成测试向量，并完成相 应的测试控制和测试响应分析，以降低对a t e 的要求。 b i s t 常采用的测试模式生成器有基于线性反馈移位寄存器( l i n e a r f e e d b a c ks h i f tr e g i s t e r ，l f s r ) 1 5 3 j 的生成器和基于细胞自动机( c e l l u l a r a u t o m a t a c a ) 的生成器 6 1 。 在伪随机测试中，抗随机故障( r a n d o mr e s i s t a n tf a u l t ，r r f ) 限制了故障 覆盖率的提高，而b i s t 生成的多是伪随机测试向量，因此b i s t 的缺点是测试 序列长、故障覆盖率不高。针对此问题大量文献提出了改进办法，主要有两种： 加权的b i s t 方案【2 5 - 2 6 1 和混合模式的b i s t 方案【2 7 _ 2 9 1 。此外，中科院计算所李 晓维、韩银和等人提出了一系列激励压缩和响应压缩方法，并应用于龙芯高性 能处理器设计与测试中，还有清华大学向东教授等提出了基于扫描划分的b i s t 结构【3 0 j ，z o e l l i n 等人提出的低功耗b i s t 等都是国内外近期研究结果【3 1 1 。 ( 3 ) 外建自测试( b u i l t o f fs e l f - t e s t b o s t ) 该技术主要是将一部分测试资源，转移到芯片外部，其中，测试数据压缩 技术便是一种典型的外建自测试技术。测试数据压缩技术首先对原始测试向量 进行压缩，并将压缩结果存储在a t e 中；测试时，芯片上的解压电路将压缩后 的测试向量进行解压，还原得到与原始测试向量相容的测试向量，并将其施加 到被测电路完成测试。测试数据压缩技术大大降低了对测试数据存储空间的要 求，而且不需要了解被测设计的具体内部结构，可以很好地保护i p 。近年来关 于测试数据压缩技术的主要代表性工作有：g o l o m b 码【1 i 1 2 1 和f d r 码【1 3 。1 4 】：利 用h u f f m a n 编码【5 2 】的高效性，j a s 等人提出了选择性h u f f m a n 编码( s e l e c t i v e 3 h u f f m a n ) 【1 5 】；m o h a m m a dt e h r a n i p o o r 等人提出了9 c 编码【1 6 1 ；在综合考虑压 缩效率和解压电路复杂度的情况下，s a n g w o o kc h o 等人提出了混合测试压缩方 法【1 7 】；国内类似的研究成果有v a r i a b l e t a i l 编码【18 1 、交替与连续长度码【19 1 、块 标记和动态更新编码【2 0 1 、混合定变长游程码【2 1 1 、共前缀1 2 2 】、共游程码【2 3 1 、 组扩展码【2 4 】等。 1 4 本文创新点和结构安排 本课题研究受到国家自然科学基金重点项目“数字v l s i 电路测试技术研 究( 6 0 6 3 3 0 6 0 ) ：国家自然科学基金“控制器的内建自恢复与内建自测试研 究( 6 0 8 7 6 0 2 8 ) ：教育部博士点基金“自恢复控制器的综合与测试 ( 2 0 0 8 0 3 5 9 0 0 0 6 ) ；安徽省海外高层次人才基金“高可靠控制器研究” ( 2 0 0 8 2 0 1 4 ) 科技项目的资助。本文以减少s o c 测试数据、降低硬件开销为目 的，系统地研究了s o c 测试数据的压缩问题。 对于s o c 测试数据激增的问题，测试数据压缩编码是解决此问题的有效途 径之一。本文提出了两种新的测试数据压缩方法，一是基于l f s r 状态相关的 测试数据压缩方法；二是基于幂次数划分的测试数据压缩方法。本文的创新点 如下： ( 1 ) 提出了一种基于l f s r 状态相关的测试数据编码压缩方法，针对当前 l f s r 状态和种子的相关性，根据控制位对该种子载入过程中需要改变的位进 行控制，使得在载入种子生成测试向量时，并不需要全部载入种子的每位数值。 本方法充分提高了种子的利用率，使得控制简单且种子的施加时间更少，从而 实现测试数据压缩。实验结果证明，该方法能够有效地减少种子的存储空间和 施加时间。 ( 2 ) 提出了基于幂次数划分的测试数据压缩方法。它有效利用了测试集中 存在的大量无关位，将测试向量集划分成若干数据块，使每块的长度正好是2 的幂的倍数，对其判断，确定其是否为连续块，若是则只要用一定的标记位就 可表示此连续块的长度，同时将连续位长度不足的序列划为非连续块，并且不 对其进行编码，有效地避免了用长码字替换短游程序列的情况。该方法编码规 则减少了使用前、后缀形式编码的复杂性，且解压体系结构是一个简单的有限 状态机，所以其编码及解码过程简单，同时具有简单的通讯协议。实验结果显 示，这种编码能够有效地压缩测试数据。 本文的结构安排如下： 第一章绪论 本章首先介绍s o c 测试的基本概念及芯片测试的复杂性；接着给出了s o c 测试的国内外研究现状和研究意义；最后概要介绍了本文的主要工作，列出了 4 本文的创新点，并说明了本文的结构安排。 第二章s o c 测试技术及测试数据压缩方法 本章概括地介绍了s o c 测试的目的、过程、测试方法以及分类；随后重点 介绍了测试数据压缩相关方法。 第三章基于l f s r 状态相关的测试数据压缩方法 本章在分析l f s r 重新播种方法基础上，提出了一种新的测试数据编码压 缩方法，即基于l f s r 状态相关的测试数据压缩方法。先介绍了l f s r 重播种 方法的基本原理和此方法的主要编码思想，给出它的解压结构和实验结果，并 与其他编码方法做出比较。 第四章基于幂次数划分的测试数据压缩方法 本章重点介绍幂次数划分编码的主要编码规则及思想，该方法所引入的硬 件开销小，且它的硬件解压控制简单，成本低。本章最后给出该方法的解压结 构和实验结果。 第五章展望与总结 总结本论文提出的各种压缩方法，并给出各方法的创新点。同时展望今后 进一步的研究工作。 5 第二章s o c 测试技术及测试数据压缩方法 2 1s o c 测试技术 2 1 1s o c 测试结构 典型的s o c 结构如图2 1 所示，一般地，s o c 开发主要分成i p 核开发设计 和s o c 集成设计两个部分。i p 核是包含在一个芯片上的完成预先设计和验证的 功能模块，s o c 中的i p 核可能是r a m 、r o m 或f l a s hm e m o r y 模块；特定功 能核；接口核等。另外，在s o c 设计中，一般不可能所有的功能部分都可以找 到相应的i p 核，还可能需要一些用户自定义逻辑u d l ( u s e rd e f i n e dl o g i c ) 来实现一些特殊的功能。在实际的i p 核开发过程中，i p 核是以某种设计描述 形式来提供的，还未经制造，i p 核供应商亦无法对其进行具体的制造测试。另 外，最终的s o c 集成商不仅要进行i p 核之间的互连测试，还要进行i p 核本身 内部的测试，因此，s o c 测试是一个复杂的问题。 图2 1典型的s o c 结构 图2 2 所示为s o c 中i p 核的测试，由图2 2 可知，测试需要以下几个部分： 测试源( t e s ts o u r c e ) 、测试宿( t e s ts i n k ) 、测试访问机制( t e s ta c c e s sm e c h a n i s m ， t a m ) 和测试外壳( t e s tw r a p p e r ) 。 测试外壳 钎鲈 测试访问机制 测试访问机目 l ? 7 i p 核 ： j ， ” 图2 - 2s o c 中i p 核的测试 测试源用于产生和存储i p 核的测试数据，测试宿用于存储电路无故障条件 6 下的测试响应，并比较i p 核的测试响应，若两者一致，说明无故障，否则说明 存在故障。一般地，由于s o c 规模很大，相应的测试数据和无故障条件下的测 试响应数据庞大，所以需要对测试数据和测试响应进行压缩。 测试访问机制为传送片上测试数据提供一种手段，它将测试激励从测试源 传送至被测i p 核，并将测试响应传送至测试宿。t a m 可在s o c 片内实现，其 形式是灵活的，测试激励和测试响应可同时采用一种t a m 也可采用不同的 t a m ，另外，对s o c 上的每个i p 核可单独设计专用的t a m ，也可多个i p 核 共用一套t a m ”】。 测试外壳是i p 核与t a m 以及i p 核与芯片内其它逻辑之间的接口，为i p 核提供测试数据的传送通道，并起到芯片内部核与核之间的测试隔离作用。测 试外壳的选择也是灵活的，既可由i p 核供应商提供，也可在s o c 设计阶段加 入。i e e ep 1 5 0 0 对测试外壳和测试外壳与t a m 之间的接口功能进行了定义： 测试外壳的功能是通过提供测试、诊断和正常几种功能方式的切换，来实施核 测试、互连测试和隔离功能【35 1 。因此，符合标准的测试外壳应具有以下三种工 作模式【3 8 】： 正常工作模式：在此模式下，测试外壳对于i p 核与其他电路的相互作用是 透明的。 内部测试模式：在此模式下，i p 核被测试，测试外壳起到连接t a m 和i p 核的作用，以传输测试数据。 外部测试模式：在此模式下，i p 核外部电路被测试，t a m 提供测试数据， 以测试u d l 电路和i p 核之间的互连。 2 1 2s o c 测试方法 s o c 测试必须根据不用类型的i p 核，考虑其测试方法，常见的i p 核类型 有数字逻辑核、模拟混合电路核、存储器核和处理器核。 ( 1 ) 数字逻辑核测试 测试包括功能测试和结构测试。功能测试主要是用来检查电路的功能是否 满足用户预先定义的需求，所以它更适用于设计验证。本文讨论的主要是结构 测试。 对于结构测试，首先需要根据电路的物理故障建立电路故障模型，然后针 对特定的故障模型产生测试激励，再将测试激励施加到被测电路( c u t ) ，最 后比较测试响应与无故障条件下的响应，判断电路是否存在故障。针对数字逻 辑核，最常用的测试技术是扫描测试技术和b i s t 。 ( 2 ) 模拟混合电路核测试 由于目前模拟、数字和混合信号电路集成到同一芯片上是非常普遍的，设 计者期望借此减小封装和装配成本，应用包括无线通信、网络、多媒体信息处 理等，这些应用领域已经得到了飞速发展。 7 但是由于模拟电路参数是连续的范围以及缺乏可控制性可观察性和广泛 可接受的模拟故障模型，因此模拟混合电路核测试比单纯的数字测试更困难， 其测试技术还很不成熟，同时测试其他类型i p 核的方法亦不能简单应用于模拟 混合电路核的测试。 为了提高电路的可测性，常采用三种技术：第，功能结构重组，电路功 能结构经过重组后与正常工作模式不同，可根据输出信号判断电路是否存在故 障；第二，插入测试点，例如可利用有错误的电路中电流大小会改变的特征， 在电路中增加电流传感器以便观测到错误；第三，进行数模模数转换，可实 现激励和响应的传播 3 4 】【37 1 。 ( 3 ) 存储器核测试 由于存储器包含数量众多、结构有规律的存储单元阵列，内部还有大量的 模拟器件，并且其中每一个单元可能处于不同的状态，这些特性决定了存储器 核的测试要求与模拟电路和数字电路有很大的不同，使得传统的扫描测试等测 试技术不能满足其需要。在测试存储器核的各种方法中，存储器b i s t ( m e m o r y b i s t ，m b i s t ) 【3 6 】是目前大规模存储器测试最通用的方法。该方法在相应存储 器核的外围增加b i s t 测试控制电路，负责相应的测试及控制功能，实现片上 自动测试存储器核。 ( 4 ) 处理器核测试 如今处理器常采用多核设计，并且工作频率早已突破1 g h z ，利用外部测试 设备进行真速测试越来越困难，而传统的全扫描测试则会带来额外的电路面积 和延迟方面的开销p4 1 。在处理器核的测试技术中，基于处理器指令集的方法是 一个较为通用的方法，该方法属于功能性内建自测试，具有故障覆盖率高和测 试速度快的特点，并且不需要额外的硬件开销，其在操作上可分为两个步骤： 首先在处理器运行测试程序，这些测试程序可使测试达到很高的故障覆盖率； 测试程序结束后，利用处理器作为测试向量产生和响应比较电路，对总线或者 其他自定义的逻辑电路进行测试 3 4 1 。 2 1 3s o c 测试过程 s o c 测试的一般过程【3 8 1 是：建立描述电路故障的模型，通过测试生成算法 生成测试模式，然后把测试模式施加到被测电路( c i r c u i tu n d e rt e s t ，c u t ) 上， 产生测试响应输出，再把响应压缩，与故障芯片的正确响应进行比较，最后得 出d u t 的测试结果。完整的测试过程如图2 3 所示。 8 测试结果 图2 - 3s o c 测试的一股过程 对被测电路产生测试数据的方法和过程称为测试生成( t e s tg e n e r a t i o n ) ； 产生的测试数据称为测试模式( t e s tp a t t e r n ) ；把测试模式施加到c u t 的过程 称为测试施加( t e s ta p p l i c a t i o n ) ；测试模式施加后被测电路的输出称为测试响 应( t e s tr e s p o n s e ) ；检查电路实际的测试响应与理想的测试响应是否一致的过 程称为测试分析( t e s tr e s p o n s ea n a l y s i s ) 。 图2 - 4 是基于a t e 的s o c 测试示意图，a t e 由一个中央u n i x 工作站或p c 控制，通过连接的外部设备，a t e 将测试数据传输到需测试的s o c 上，被测芯 片上有对应特定数据压缩技术的解压电路。在测试时，由解压电路解压还原得 到原始测试数据后，再将其加载到被测电路完成测试。 图2 - 4 基于a t e 的s o c 测试示意图 由于s o c 上集成了多个i p 核，如果简单地依次进行测试，那么总测试时 间将非常长，为了降低测试时间和成本，一般采用并行测试i p 核的方法，通过 合理地调度各个i p 核实现并发测试，能有效地缩短s o c 测试时间，降低测试 成本。对多个i p 核的并行测试优化可以归结为测试调度问题【6 ”。 目前，s o c 芯片多核测试一般使用b i s t 技术，其测试策略大致可分为三 9 类：一类是将芯片中各i p 核单独考虑，分别建立各自的b i s t 测试器，很明显 该方案缺点是硬件开销大，测试时间长；第二类是将芯片中所有i p 核统一进行 并行测试，该测试方案较第一种方案硬件开销明显降低，测试时间减少，适用 于结构单一的多核测试；第三类是结合前两种方案的优点，根据芯片中各i p 核 测试集的特点，按照划分的思想，将其中部分i p 核统一进行并行测试，这样便 于优化且硬件开销小。 2 2s o c 测试数据压缩方法 随着s o c 集成i p 核数目的增多、功能越来越复杂，相应的测试数据也随 之激增，而a t e 设备的i o 带宽、速度及存储容量都是有限的，用一个可接受 的代价，来缓和增长的s o c 测试数据量和有限的a t e 性能之间的矛盾，正变 得愈来愈困难，测试数据压缩技术为解决此问题提供了一个颇具前途的方法。 同时，s o c 测试也对测试数据压缩技术提出了一些基本要求： 压缩算法：优秀的压缩算法应具有高压缩率、高适用性。高压缩率是数据 压缩方法最基本的要求；由于被测设计不同，每次测试生成的结果都有可 能不同，其测试数据通常也是变化的，因此，测试数据压缩方法对于各类 测试数据在压缩率方面应有比较好的一致性和比较广的适用范围。 解压电路：压缩后的测试数据需要相应的解压电路还原，而测试数据压缩 的目的主要是为了降低成本，因此设计压缩算法的同时还需考虑解压电路 的复杂度。另外，由于不同规模的电路对于压缩算法和解压电路要求也不 同，所以还要求解压电路具有良好的可扩展性，以进一步降低设计成本。 目前s o c 测试数据的压缩技术主要为t r p 技术【3 2 。3 3 1 。t r p 技术主要分为三 类：测试集紧缩技术、b i s t 和外建自测试。 2 2 1 测试集紧缩技术 测试集紧缩技术主要通过对自动测试模式生成算法( a u t o m a t i ct e s tp a t t e r n g e n e r a t i o n ，a t p g ) 生成的含有大量无关位( d o n tc a r eb i t s ) 的测试集进行压 缩，在故障覆盖率不变的情况下达到减少测试数据量的目的。 测试集紧缩技术的目标是追求测试集的最小化，以降低测试时间和成本。 一般地，测试集紧缩技术按其实现途径可以分为：动态紧缩 5 - 6 】和静态紧缩【7 1 。 动态紧缩的基本思想是对测试向量的无关位赋值，比如当一个生成的测试向量 中的无关位比例超过了规定比例，就对测试向量中相应的无关位置o 或1 值， 赋值之后对该测试向量进行故障模拟，若能检测到新故障，则将这些故障从故 障列表中删除。当故障列表中的故障数减少时，相应地覆盖这些故障的测试向 量个数也会减少，从而减少了测试数据量。由于动态紧缩时是在测试生成过程 中进行的，如果要取得良好的压缩效果，通常需要修改a t p g 算法。静