（微电子学与固体电子学专业论文）soc设计中emi性能评估与优化设计.pdf

东南大学硕十学位论文 学位论文独创性声明 本人声明：所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究 成果。尽我所知，除了文中特别加以标注和致谢的地方外，论文中不包含其他人已 经发表或撰写过的研究成果，也不包含为获得东南大学或其他教育机构的学位或证 书而使用过的材料。与我同工作的同志对本研究所做的任何贡献均已在论文中作 了明确的说明并表示了谢意。 签名：舷日期：2 丝垒堑 关于学位论文使用授权的说明 东南大学、中国科学技术信息研究所、国家图书馆有权保留本人所送交的学位论文 鬯冬印件和电子文档，可以采用影印、缩印或其他复制手段保存论文。本人电子文 档的内容和纸质论文的内容相一致。除在保密期内的保密论文外，允许论文被查询 翟簋阐，可以公布( 包括刊登) 论文的全部或部分内容。论文的公布( 包括刊登) 授权东南大学研究生院办理。 签名 导师签名：匦龇日期：盟垂，b ! 如 东南大学硕士学位论文 摘要 随着嵌入式系统的高速发展，嵌入式s o c 芯片应用范围越来越广泛。而s o c 芯片大多包含有 外部存储器控制接口模块i p , e x t e n d e dm e m o r yi n t e r f a c e ( e m i ) 该i p 作为c p u 与外部存储器的桥梁， 其控制，数据传输作朋性能的高低，直接影响到整个s o c 芯片的系统性能。网此对该i p 的性能评 f + ，就非常的重要。对一个i p 的评估，最重要的指标是其一作效率。该课题的实际j ：作就是要解决 已构建好的s o c 芯片外部存储器接口如何在不同的殴计阶段，用最标准的方法，评测出其在c p u c o r e 荆l 存储器之间的传输效率。 本文第一章是绪论，介纠r 本研究课题的研究背景，研究意义以及所作的主要r 作。第二章时 论了外部存储器控制接口模块i p 在g a r f i e l d 系统芯片中的地位，作用，以及该i p 设汁的结构。 第三章讨论了微处理器基准程序评估方法的发展，以及本文将使用的评估方法m i b e n c h 的详细使 用方法。第四章将重点使用m i b e n c h 的基准测试程序对优化前和优化后的微处理器评估，并且从 中提取出对e m ii p 性能的评估，分析对e m i 各项设计改进所提高的工作效率。第五章将是对实际 的流片成功的芯片在扳级验证系统上的评估测试了实际一作环境r ，与其它i p 同时工作时e m i l 作效率。第 章总结展盟，将列本论文所作的工作做出总结，指出需要近一步研究思路。 本文通过跟踪国际前沿的评估方法学，利_ | = j 不同算法对已有的优化前后的soc 芯片平台中的 外部存储器接口i p 做效率评什。在已有芯片系统的基础上利州了不同的算法做了人量的实验汞i 对实 验数据进行分类整理，形成了完繁的e m i 评估系统，对今后系统芯片的设计开发和评估提供了理论 依据参考平l l 评估依据参考。 关键词：e m l 评估优化效率m i b e n c h 东南大学硕士学位论文 a b s t r a c t w i t ht h eh i g hs p e e dd e v e l o p m e n to f t h ee m b e d d e ds y s t e m ，t h ea p p l i c a t i o na r e ao f t h ee m b e d d e ds o c c h i pb e c o m em o r ea n dm o r ea b r o a dm o s t o ft h es o c c h i p sc o n t a i nt h ee x t e r nm e m o r y i n t e r f a c ei p ( e m i ) f h e1 pb r i d g e st h ec p ua n dt h ee x t e l r lm e m o r y a n di t sd a t at r a n s f e rp e r f o r m a n c ed o m i n a t et h ew h o l e s y s t e mp e r f o r m a n c ed i r e c t l y s ot h ei pp e r f o r m a n c ee s t i m a t ei sv e r yi m p o r t a n t a n dt h em o s ti m p o r t a n t g u i d e l i n eo ft h ei pe s t i m a t e i st h ew o r k i n ge f f i c i e n c y t h ea c t u a lw o r ko ft h ep r o j e c ti st oe s t i m a t et h e t r a n s f e re f f i c i e n c yo ft h es o c c h i p se x t e r nm e m o r yi n t e r f a c eb e t w e e nt h ec p u c o r ea n dt h em e m o r yb y t b em o s ts t a n d a r dm e t h o di nt h ed i f f e r e n td e s i g ns t e p s t h ef i r s tc h a p t e ri se x o r d i u m ，i ti n t r o d u c et h er e s e a r c hb a c k 9 1 o u n d 、r e s e a r c hm e a n i n ga n dt h em a i n w o r ko f o u rp r o j e c tt h es e c o n dc h a p t e rd i s c u s s e st h es t a t i o na n dt h ee f f e c t so f t h ee x t e r nm e m o r yj n t e r f a c e i pi nt i l eg a r f i e ，ds y s t e mc h i p a n dt h ea r c h i t e c t u r eo ft h ei pd e s i g nt h et h i r dc h a p t e rd i s c u s s e st h e d e v e l o p m e n to ft h em i c r o p r o c e s s o rb e n c h m a r ka n d t h ed e t a i l so ft h em 1 b e n c hw h a tw eu s e dt o e s t i m a t e7 f h ef o u r t h c h a p t e r c o n c e n t r a t eo n u s i n gm i b e n c h b e n c h m a r kt oe s t i m a t et h e m i c r o p r o c e s s o rb o t hb e f o r ea n da f t e ro p t i m i z a t i o n ，a n dd i s t i l l i n gt h ee s t i m a t i o nt oe m lp e r t b r m a n c e ， a n a l y z i n gt h ei m p r o v i n ge f f i c i e n c ya b o u td i f f e r e n to p t i m i z a t i o n t h ef i f t hc h a p t e rn a r r a t e st h ee s t i m a t i o n a n dt h ee m ie f f i c i e n c yw h e nt h eo t h e ri pw o r ki nd o u b l eh a r n e s sb a s e do nt h ea c t u a ls y s t e mc h i p ，f h e s i x t hc h a p t e rs u m m a r i z e s ，a n dp o i n t so u tt h en e x tr e s e a r c hm e t h o d r h l s p a p e rt r a c k st h en e w e s ti n t e r n a t i o n a le s t i m a t em e t h o d o l o g y , a n de s t i m a t e st h ee x t e r nm e m o r y i n t e r f a c ei pi nt h es o c c h i pp l a t f o r mb o t hw i t ha n dw i t h o u to p t i m i z a t i o nb yu s i n gd i f f e r e n ta r i t h m e t i c i e x p e r i m e n ta n dc l a s s i f yt h ee x p e r i m e n td a t ab a s e do nm yc h i ps y s t e mb yu s i n gd i f f e r e n ta r i t h m e t i c ，a n d c o m ei n t ob e i n gas e to fe m ie s t i m a t i o ns y s t e m w h a t1h a v ed o n eg i v et h e t h e o r ya n dt i l ee s t i m a t i o n r e f e r e n c et ot h ef o r m e rr e s e a r c ha n dd e s i g n k e y w o r d ：e m ie s t i m a t i o no p t i m i z a t i o ne f f i c i e n c ym i b e n c h 2 东南大学硕士学位睑文 1 1 问题的提出 第一章绪论 s o c 芯片的发展日新月异，同日寸其存储系统的改进也非常显著，特别是外部存储器接口i p 的性 能优劣，直接影响着攀个s o cj 占片的性能表现。其执行效率是评估1 p 性能，面积，功耗的主要三 个方而之一。而执行效率的高低是整个s o c 芯片的执行效率的瓶颈，其测试方法也是多种多样。如 何从测试芯片整体性能过渡剑测试e m ii p 是一个问题。对微处理器的性能测试，从最早期出现的 d h r y s t o n e 羽iw h e t s t o n e 他们的测试指标姗i i p s 和m f l o p s ，到s p e c 2 0 0 0 ，测试指标为效率 评分。发展剑专门针对嵌入式系统的e e m b c 和m i b e n c h 。本文将研究如何使用这些基准程序来 评估e m i 的传输效率。 1 2 论文的工作 本轮文的研究对象主要是本中心研发的s o c 芯片，该芯片具有两个版本。优化前和优化后性 能人不相同，在执行效率和功耗，面积三个方面都有显著的改善，特别是执行效率方面。此外同时 作为备用版本，本文也设计了一个c a c h 版本。本论文的主要工作就是用最具实用代表性的测试 b e n c h m a r k 米测试这两个版本的效率。 论文的j 作主要分为四火部分： 1 首先作者将对e m i 的设计背景和详细设计做一个介绍，了解本文要测试的i p 的详细构造。 在了解清楚e m i 详细构造的基础上，将把孤立的e m i ( 外部存储控制接 ：_ i ) i p 性能与整个存储系 统的效率的联系起来。将列e m i 评估转化为对整个s o c 芯片存储系统的评估来说明e m i 的性能 优劣。 2 在这个基础上，作为对一个i p 的性能评估的三个主要方面，本文将首先去建立效率评估平 台，对国内外的评估方法作调研。分析业界通用的d r h y s t o n ，s p e c 2 0 0 0 ，e e m b c ，m i b e n c h 的测 试方法，选定m 1 b e n c h 为效率评估方法。 3 对g a r f e i l d l 中的存储系统使用m i b e n c h 来测试。这一部分本文首先将综合评估第 个版本的e m i 的效率，然后评估优化后的e m i 效率，说明这中间作了什么样的优化。同时，作为 优化的最重要部分，作为总线利e m i 的接口一部分，创新设计的w r i t eb u f f e r ，以及e m l 内 部指令f i f o 设计，本文将使用不同的算法对其进行评估，计算出其对e m i 效率提高的贡献。以及 找到最为合适的f i f o 级数。同时，对s r a m 控制接v l 电路也作了性能上的评估。 4 除去在服务器上剧仿真的方法来测试e m i 的效率，本文还可以在实际流片后，剥开发系统 上的e m i 的效率进行评估。使_ _ | jm i b e n c h 中的多种算法，分为运行操作系统的m p 3 和不运行操 作系统的i d j p e p g 算法。在由c p u 和e m i ，总线，存储器组成的实际系统，在d m a ，l c d c 干扰 的情况f ，评估这些总线主设备运行对e m i 运行的效率的影响。 最后，作为m i b e n c h 的开发宗旨，本文选取了m i b e n c h 中的一些算法，对g a r f i e l ds o c 作了一个测试，与目前主流的使用a r m 核的微处理器，使用相同算法评估，将所的结果作了横向 比较，得到了芯片性能在业界的直观数据对比。 6 东南大学硕士学位论文 1 3 论文的结构 文章分为六个章甘：第一章绪论；第二章介绍了e m i 的殴计背景和e m i 的详细设计。第三章详 细分析了目前业界通用的效率评估方法，重点介绍m i b e n c h 。第四章介绍了对g a r f i e l d l 的存 储系统的两个版本的具体测试。得出了测试结果，分析了不同优化所作的贡献。第五章介绍了 g a f e i l d 系统中的评估，再次对存储系统作了一个实际运行时的评估，同时和当前主流的芯片做了 横向比较。第六章是总结和展望。 东南大学硕上学位论文 第二章e m i 设计方案及在s o c 芯片中的作用 本篇论文阐述对外部存储器接口的性能评估，在评估以前，有必要对e m i 的功能，设计，发展 作一个必要的阐述。 2 。le m i p 设计应用背景 2 i 1 设计背景 任何计算机组织都包括存储器，而存储器的组织控制结构在嵌入式系统，高端台式机和服务器系 统之间又各有异同。从存储介质而言，祭金字塔式分布：最顶层的是处理器内部的寄存器，往f 将 是一级或者二级的高速缓存，往f 衍伸是主存结构，通常由静态存储器( d r a m ) 组成，以上部分 是内部存储器。再往下的存储体将姓容量更大的存储器，俐定的硬盘，最后是z i p 活动磁盘，光盘， 磁带机等海耸存储器。存储器的绍纵遵循一个原则，越顶层的存储媒介存取时间越短，每一单位的 成本越高，而越往f 走，存储窖量越人，每位的成本价格越低，同时存取的时间越长，处理器访问 存储器的频度降低。 而通用系统架构和嵌入式系统架构对存储器的使i _ j 雨i 管理之差别，主要还在丁各自的应用领域不 同，所受限制也不相同。在使用的种类上，绝大多数通用系统架构和部分嵌入式系统包括上述几乎 所有的存储媒介。而某些嵌入式系统中就大多只包含了内部存储器，对c a c h 的设计也是根据不同 的专门应用领域有所不同。 嵌入式系统的小酗化，也注定了开发结构紧凑的嵌入式系统芯片成为潮流。s o c 应运而生，其对 战入式系统的优越性在丁集成了大量的可复用得i p ，各i p 可以在片内通过片上总线和c p u 进行通 信，完成以前必须在主板上通过系统总线所完成的通信任务。 在对存储介质的管理上，通用系统结构一般都包括对主存中存储器进行控制和数据读取的内存控 制茜片，而嵌入式s o c 芯片都集成有存储器管理接口( m e m o r yc o n t r o l l e r ) i p 。在本文开发的 g a r f i e l d 系列系统芯片中，e m l ( e x t e n d e dm e m o r yi n t e r f a c e ) 外部存储器接口i p 就是 负责列内存一级的存储媒介的管理利通信。值得注意的一点是，当前，通用c p u 也开始整合这样的 内存控制接口i p 。比如说a m d 的k 8 就集成了s d r a m 控制器。 本文所描述得e m ii p 应用于g a r f e i i e l d 系统芯片中。g a r d e i l d 系列芯片的开发主要是面 向嵌入式设备中的中低端手持式设备，属丁1 6 1 3 2 位微控制器。该系列系统芯片采用的是a r m 公司 的a k m 7 t d m i 内核a m b a 的a h b 利a p b 片上总线。该芯片的最后版本称之为g a r f i e l d 3 流 水采刖标准0 2 5 u m c m o sl 。艺实现。 g a r f i e l d 3 芯片中集成各种功能包括： a r m 7 t d m i ，最高支持7 5 眦z s r a m s d r a m n a n of l a s h n o rf a l s h 控制器 2 0 r b y t e ( 暂定) 片上内嵌e s r a m 单色4 级灰度1 6 级灰度4 k 彩色6 4 k 彩色l c d 控制器 多媒体加速模块，支持m p 3 解码 a c 9 7 音频接口 u s b 彝户端控制器 m m c 控镉8 器 东南大学硕士学位论文 中断控制器，3 2 个中断源，其中1 6 个外部中断 l 通道r t c ，支持日历功能 4 通道t i m e r ，其中2 通道可配置成p 删 2 通道u a r t ，其中1 通道支持红外 l 通道s p i ，用丁触摸屏 2 通道片上p l l ，1 个刚于系统时钟，1 个朋于u s b 控制器 4 种功耗模式，i d l e 、s l o w 、n o r m a l 、s l e e p 支持从n o rf l a s h 或者n a n df l a s h 启动 片内集成有e s r a m ，对存储器的特性有： 支持s r a m s d r a i n o rf l a s h n a n df l a s h 四种类型存储器 支持大端、小端两种字节序 s r a m s d r a m n o rf l a s h 地址空间最大支持2 5 6 m b y t e s 7 个片选 - 4 个片选支持s r a m n o rf a l s h ，每个片选最大支持6 4 r o y t e s 地址空间 _ 2 个片选支持s r a m s d r a m n o rf l a s h ，每个片选最大支持6 4 m b y t e s 地址空间 1 个片选支持n a n df l a s h ；支持地址空间4 g b y t e s 支持s d r a m 自刷新 s r 姐 s d r a m n o rf l a s h 支持1 6 3 2 位存储器接口 n a n 9f l a s h 支持8 位存储器接口 n a n df l a s h 支持以页为单位的数据读写 支持内部8 1 6 3 2 位数据传输 片选起始地址可配 i n t c p m u r t c 卜 f 习 嗣 g p t ( 4 ) 到：僦p 币节嘛 g p 州( 2 ) p 1s p i 0 u a r t ( z ) n， i r d a _ 二z 一j 乙 u s b i e s r a m ife m i c lt f n rlli 【一。j 【。一 删c 图2 2g a r f i e l d 系统架构框图 最终版本的g 3 是在g l 的基础上发展优化起来的，而g 1 的存储特性与g 3 最大的区别在于只支 持c f 每的读写而本文认为在中低端手持式设备中的n a n df l a s h 的应用面要广。所以在改进中增加 了对n a n df l a s h 的支持。在e m i 的内部结构上，增加了总线接口模块设计，最具特色的是提供了 w r i t eb u f f e r 的支持，在写操作时，将能够很大程度上提高写入效率。另外一个有特点的性能改进 就是指令f i f o 的使用对效率的提高也有很大程度的帮助。在本文的论文中，实际上就是要对这两 者对传输效率的提高做一个定量的测试。以证明这两个改进是确实行之有效的。 9 东南大学硕士学位论文 2 2e l q l ii p 设计结构分析 2 2 1 e m ii p 设计相关背景知识介绍 在设计e m li p 时，首先要根据该芯片的应用对蒙，选取支持的存储器类型。 s r a m 和f l a s h r o m 是嵌入式系统中最常见的存储器类型，系统引导程序一般都放在r o m 中，这是闽化的程序，系统掉电后数据也不会丢失。而系统掉电后要保存的数据放在f l a s h 中，因 为f l a s h 是掉电后也不会挥发的存储器。s r a m 的数据存储需要有电源的持续供电，否则数据也 是会丢失的。值得注意的是，这里的f l a s h 是指最常见的n o rf l a s h 。以上三种存储体的读写时 序简单，而且非常相似。所以在做控制逻辑的时候，emi 中专门设计一个模块控制这三种存储体。 而作为业界最j 1 + 泛使用的s d r a m 存储器，因为其快速的读写，很大的存储容量。是内存的首 选，绝大多数桌面计算系统和嵌入式系统都使用s d r a m 作为晟重要的内存媒介。这里的随机指的 是存储字通过编排的寻址逻辑直接访问。 一般s d r a m 都包括一个同步时钟输入信号，用以同步操作对芯片内的存储区的读写操作。同 时作为易散失性存储器，芯片内部也需要刷新电路来定时刷新。以十六m 位常用d r a m 来说，包 括行列控制线，写与读控制线，b a n k 选择线，2 2 位地址线4 位数据线，时钟线与时钟允许线。芯 片中的存储区大多组织成4 个b a n k , 2 2 位地址线中的1 】位负责选中2 0 4 8 行中的一行，余下的1 1 位 负责选中2 0 4 8 列中的一列。所有的s d r a m 都需要刷新操作。该操作的最简单方法是，当刷新时， 不进行实际的读写操作。刷新计数器产生行地址，刷新计数器的值被当作行地址输出到行译码器， 激活行地址选通，从而使得所有行的所有位元被刷新。在所有的s d r a m 中，都还包括一个模式寄 存器，该寄存器的主要作用是配置读写控制与一些读写时序。通过以上分析以及相应的s d r a m 产 鼎的读写控匍j b , 7 序，本文才能设计e m i 中的相应控制逻辑。 在最初的g a r d e i l d 设计中，本文考虑到c f 卡的支持，原囡在于：c o m p a c tf l a s h 作为一种业 界的流行标准，是专门针对移动设备和消费类电子产品设计的存储器。后来在c f 协会的大力推广 下，该种存储器的接口标准被扩展应用，很多设备只要符台c f 标准都可以挂在c f 标准接口下。存 储器采用闪存技术，可永久性保存信息，无需电源。速度快，重量轻，可在3 3 v - 5 v 之间的任何电 压下运行，增强了使用方面的兼容性，容量从早期的4 兆到目前最高的1 g 。 n a n df l a s h 作为主流内存，具有存储密度高，擦除和读出数据快的特点，每单位存储价格 低，在嵌入式系统中适合大容量数据存储。但是应用n a n df l a s h 必须提供专用的接口控制时序。 因此目前设计的主流的嵌入式s o c 芯片如果要提供对n a n df l a s h 的支持，设计一个n a n d f l a s h 控制模块电路成为良好的选择。相比较c f 卡，目前在消费类电子设备中，n a n df l a s h 的应用要更加广泛。所以本文在新的设计中，采用了n a n df l a s h 控制器设计，替换了c f 卡控制 器设计。 片上s r a m ( e s r a m ) 采用的存储体单元带有预充电逻辑存取速度非常快，所以对一般的s o c 存储系统性能有很人的优化作用。在所有的存储介质中间，e s r i 的存取速度是最快的。在本文发 计的系统芯片中，内嵌2 0 k b y t e s 快速e s r a m ，单周期数据读写，支持8 1 6 3 2 位操作，可映射至零 地址，支持从n a n df l a s h 启动，e s r w i 的存储体采用a r t i s o n 公司的i l l e l l l o r yc o m p i l e r 工具生成。 e s r a m 存储控制器，只需要实现简单的地址译码逻辑和b j j b 总线的翻译。 0 东南大学硕士学位论文 2 。2 。2 e m ii p 设计介绍 总体介绍 e m i 控制逻辑处在a h b 总线和片外存储器之间，其作用在于将a h b 总线上的地址准确的译码， 在所有的外部存储设备中选择当前待操作的设备。对外部存储器产生正确的片选信号及读，写控制 信号，以完成总线的数据传输请求。该存储器结构如图所示 i 盏藿糟 l 。 一兰兰竺= | 。霉豢墨 一= = 一，l i o 一 图2 2g a r d i e l d ie m i 结构图 e m i 模块包括四个主要部分，其中包括总线信号锁存模块，总线地址译码模块，s r a m 控制器 模块，s d r a m 控制器模块，c f 卡控制器模块。总线锁存信号负责锁存来自总线的控制，地址信号， 将其分别传输给余下的四个模块。而地址译码将锁存后的地址信号翻译成片选信号和内部的控制模 块选择信号。注意到图中有一个mux ，其作用就是片外存储器的片选信号逻辑。总线信号锁存模 块负责锁存来自a h b 总线的信号，e m i 属于a m b a 总线的从设备，在总线时钟上升沿，从设备的 h r e a d y 为高的情况下，锁存来自a h b 总线的总线控制信号，地址信号，经过总线地址译码后， 产生片选信号和片内片选信号。片选信号负责选择片外的存储器选择，片内片选信号负责具体的控 制模块激活操作，同时。由各个被激活的控制模块去控制读写相应的存储器。 s r a m ，n o r f l a s h ，r o m 控制逻辑： r 一：磐兰璺：j 1 o ! 些“7 1 旦! 旦一 1 一h ，s p i ；o i j 9 ”2 一s 譬瀚掣 , q - 墟博日 il _ 竺二竺：! 竺t l ! 一 l ! ! e 一 ：! ! ! o l 一一 l 土型生生- l ! ! ! ! ! s 一 ! ! ! 竺兰三! ! ! 竺! ： l ，m ! ! l 一。 l j 堕焦里、j 、 性存目的 j 皇望! 兰竺竺兰 图2 3 s l 认m 控制逻辑模块 该控制逻辑提供了八个片选，其中的两个片选是可以和s d r a m 的片选复用的。共有2 5 位地址 线，3 2 位数据线，单个片选的晟人寻址空间为3 2 位。该控制逻辑中包括总线信号锁存子模块，该 模块负责锁存总线控制信号同时也负责s d r a m 控制逻辑，c f 卡控制逻辑的总线信号锁存工作。 地址译码子模块将会根据总显得h s e l 信号和片选配置寄存器和片选基址寄存器进行地址译码，产 生l e 确的地址译码利外部片选信号。内部寄存器读写子模块：负责片内寄存器的读写 h r e a d y h r e s p 信号产生模块：负责产生对a h b 总线正确的h r e a d y 和h r e s p 响应信号，以及 查壹查堂堡圭堂堡垒苎 一 d a t a p a h t h 子模块：负责对外部数据线上的数据的扩展操作，扩展到符合a h b 3 2 位总线的传输数 据。s r a m c o n 模块：该模块负责产生外部3 2 位数据总线的从低到高的四个写有效信号以及输出 有效信号o e 。 在该控制逻辑中最重要的两个寄存器是片选信号基址寄存器和片选信号配置寄存器。片选信 号基址寄存器用来设置各个片选信号对应的地址空间的起始地址。片选信号寄存器用来配置外部存 储器的类型，数据线宽度，读写时间要求，存储容最大小，存取权限，以及使能位等。如下所示是 两个寄存器各位的相关信息。 r o ：只读表示位 s o p ：超级用户表示位 b w ：外部数据线宽度 s d r a m ：表示c s c ，c s d ，c s e ，c s f 是否外接s d r a m f l a s h 表示c s c ，c s d ，c s e ，c s f 是否外接f l a s h w s 3 ，w s 2 ，w s l ，w s 0 ：s r a m 作写操作时需要多长时间才能准备好数据。 s i z 2 s i z i ，s 1 z ：片选基址上的内存地址空间的大小 e n ：表示的是片选信号是否有效 片选信号基址寄存器保存的是各个片选信号的基地址。 该模块的输入信号视a m b a 总线a h b 信号，输出信号如图所示包括片选信号3 2 位数据信号， 2 5 位地址信号，锁存后的a h b 信号，译码信号。 s d r a m 控制逻辑： 该逻辑负责将a h b 总线主设备的读写请求转换成对s d r a m 的控制信号。该控制逻辑是整个 e m i 的核心逻辑，也是最难以设计的逻辑。s d r a m 控制逻辑的性能表现直接关系到整个e m i 的性 能表现。e m i 的优化空间最大的地方就在于该控制逻辑。 图2 4 s d r a m 控制逻辑 如前文对s d r a m 的介绍所述，s d r a m 可以有四个b a n k 以上的存储区，每个存储区中间都允许 有一个行被激活。s d r a m 控制器必须支持以下命令： 激活命令： 用来激活s d r a m 中的一行。 读写命令： 在激活具体的行之后，即可对这个b a n k 内被激活的行作读写操作。 l2 东南大学硕士学位论文 b u r s t 读中i f 命令( t b s t ) ：当一次读操作实际需要的拍数小于4 拍时，小于一次完整的b u r s t 操作时，需要发出b u r s tt e r m i n a t e 命令来使s d r a m 的b u r s t 读操作中止。 p r e c h a r g e 命令： 激活某b a n k 的某一行以后若要对这个b a n k 的另一行进行访问。则必须要对这个b a n k 做一 次p r e c h a r g e ，然厉才可以继续作激活操作。 自动刷新命令：s d r a m 芯片每隔6 4 m s 就必须将所有存储单元刷新一遍。 自刷新命令： s d r a m 的省电模式可以进入自刷新状态，此时s d r a m 所有的外部控制信号无效。 低功耗命令： 该命令模式下，s d r a m 所有的外部控制信号也是无效的。其内部不做任何操作，包括刷新操作， 所以有可能片内数据丢失。 空操作命令：防止s d r a m 在进行某种操作的时候，锁存到错误命令，引起操作失败。 不选中命令：和空操作命令相似，除了片选为高外，其他信号线无效。 s d r a m 控制器设计介绍 s d r a m 的框图如图2 4 所示： 在s d r a m 控制器中，最重要的寄存器是控制寄存器，这样的寄存器一共有四个，分别对应四个 s d r a m 片选，该寄存器的各位的定义如图所示。 接口部分：总线信号和s d r a m 控制寄存器的信号在这里被处理。送至其他模块。根据总线传输请 求的各个控制信号，包括偷宽，b u r s t 操作类型等等，再根据相应片选外部所接得s d r a m 的数据 线宽度来决定将要对外部s d r a m 发起何种读写操作，需要发起几次b u r s t 操作，是否需要中 止b u r s t 操作，以及何时终i 仁一次b u r s t 操作。还负责产生总线应答信号，如h r e a d y , 和h r e s p 等。 s d r a m 命令产生部分：该部分负责产生对s d r a m 的命令信号的产生。 r e f r e s h 模块：该模块的功能是负责产生正确的刷新请求信号。 b a n k r o w h i t 模块：该模块的功能将判别当前输入的b a n k 和r o w 地址，和保存的b a n k 和 r o w 地址进行比较，判断这两者是否一致，如果一致，则可以省去重新激活操作的时间。 p o w e r s a v i n g 模块：当完成了对s d r a m 的操作之后，这个模块将判别是否有后续操作，如果 没有，将发出低功耗指令。 a d d r e s s 。m u x 模块：该模块完成的功能是从总线地址中截取出行，列地址及b a n k 的地址，并 分别送至s d r a m 的接口。 d a t a p a t h 模块：完成a h b 总线数据与外部存储器的数据传输。中间设计有一个f i f o 。 s d r a m 在正常读写一r ：作之前，有特殊的初始化要求，首先对所有的b a n k 都要做p r e c h a r g a l l 操作，然后c b r 刷新，最后对s d r a m 内的模式寄存器进行配置，然后才能开始对s d r a m 做正常 的读写操作。 关于对s d r a m 的读写操作和时序： s d r a m 芯片其快速读写主要在于其独特的b u r s t 操作，这一点正好可以和a m b a 高速总线 a h b 总线相结合起来使用，大大的增加了数据的传输效率。 s d r a m 内部有一块可由用户配置的模式寄存器，其中有几位决定每次做b u r a s t 操作的拍数， 可以设置成1 ，2 ，4 ，8 拍。 a h b 总线发起一次读传输请求后，存在两个数据传输过程，一个是s d r a m 到s d r a m 控制 器的数据传输过程，另一个是s d r a m 控制器到a h b 总线的数据传输。如何将这两个传输过程实现 无缝传输。将是将这两个过程最大程度的并行起来。就可以减小a h b 总线的等待周期，从而提高 a h b 总线的传输效率。 1 3 东南大学硬士学位论文 在该设计中。本文默认外部s d r a m 为4 拍得b u a s r s t 读模式和单拍的写模式。该种模式下，锁 存到一次读命令后，s d r a m 默认为是一次4 拍得读操作。 在本文的模块设计中，本文根据总线发过来的总线控制信号，设定了四个变量， t r a n s ，l e n g t h ：表示s d r a m 控制器实际需要的对s d r a m 得读拍数， b u r s t - l e n g t h ：表示第一读命令发出后间隔周期数向s d r a m 发出的t b s t ( b u s r s t t e r m i n a t e ) 信号。 b u r s t - t i m e s ：表示针对a h b 总线的一次b u r s t 传输请求，s d r a m 控制器需要向s d r a m 发几次 读命令。 t r a n s et y p e ：表示当前总线传输请求的倪宽与外部s d r a m 数据位宽的关系。 这里有三种总线请求情况。需要和外部s d r a m 不同的数据宽度做转换。 1 ，a h b 总线，4 拍，位宽为b y t e 的b u r s t 传输。 2 ，a h b 总线，4 拍，位宽为h a l f - w o r d 的b u r s t 传输。 3 ，a h b 总线，4 拍，位宽为w o r d 的b u r s t 传输。 c f 卡控制逻辑： 该逻辑负责c f 卡的控制，考虑到该款芯片的设计应用领域的更改，该芯片最后取消了该控制 逻辑的应用，转以n a n df l a s h 控制器作为设计对象。在评估效率时，不将其列入评估对象。所 以只作简单介绍。该控制逻辑包括三个模块，一个顶层文件。 接口模块： 本模块根据状态机的状态变化，产生正确的a m b a a h b 总线信号，以及产生正确的c f 号接口信号， 这些信号都是根据状态机的变化而产生的。 总线接口模块： 本模块输入为a h b 总线地址信号，各基址寄存器，备时序控制寄存器，根据总线地址及各基址寄 存器判断当前是对那块内存地址空间进行访问，也即当前是哪种模式访问c f 卡，井根据相应模 式的时序控伟日寄存器得值，产生正确的延时信息，送给状态桃。 状态机模块： 本模块是c f 控制器的核心，c f 控制器的所有的输出信号都取决于状态机当前的状态。 优化后的设计。 在第二版的设计中，本文抛弃了以上的设计结构，主要是增加了总线和e m i 的接口部分设计。 图2 5 g a r f e i l di i ie m i 框架图 从图中，本文可以看到增加的a h b 总线接口模块，删除了c f 卡的支持，增加了对n a n d f l a s h 的支持。此外，增加了总线接口模块。 a h b 总线接口模块负责在实际的n a n d f l a s h 控制逻辑和a h b 总线间传输控制，地址信号。 工作时，先对地址进行译码，判断是对寄存器的访问还是对外部存储器的访问。注意到对n a n d 1 4 东南火学硕j 。学位论文 f l a s h 的访问是通过寄存器访问的方式进行的。因为s r a m 和s d r a m 存储器在总线上都是有统 一的地址的，而n a n df l a s h 在总线上没有统一的编址，只有n a n df l a s h 控制模块中的寄存 器有统一的编址。在接口模块中有一个a f i f o ( 地址f i f o ) ，负责缓存来自总线的控制，地址信号， 并发送给后面的实际控制逻辑。当实际的n a n df l a s h 控制逻辑完成一次控制信号传输后，将发出 请求将该模块中的a f i f o 出栈一次，以删除刚刚使用过的总线地址和控制信号，这样就完成了一次 总线控制，地址信号传输的金过程。 在作写操作时，总线接口模块将通过d f i f o ( 数据f i f o ) 来缓存数据，用以提高总线使用效率。 读操作时，读出数据通过该模块的组合逻辑直接送到总线，这样读出速度更快。 n a n df l a s h 作为主流内存，具有存储密度高，擦除和读出数据快的特点，每单位存储价格 低在嵌入式系统中适合大容量数据存储。但是应用n a n df l a s h 必须提供专用的接e l 控制时序， 因此目前设计主流的嵌入式s o c 芯片如果要提供对n a n df l a s h 的支持，就需要发计一个n a n d f l a s h 控制模块电路。 是本设计内部的详细子模块，本文将通过写数据流和读数据流说明各自模块的功能和整个控制 模块的设计思路。 写数据流：总线向总线接口模块发送对n a n df l a s h 的操作命令，地址，经过缓存。送入n a n d f l a s h 控制模块，写入寄存器堆，状态机将命令和地址按序送入n a n df l a s h 通知其准备接受数 据。然后，来自总线的写入数据经过总线缓存模块缓存后，也送入n a n d f l a s h 控制模块。 图2 6b l a n df l a s h 写数据流图 写入数据将通过f i f o 缓存，这时是3 2 位宽度，通过位宽转换逻辑，转换成8 位宽，由状态机 逻辑控制写入n a n df l a s h 。同时，8 位宽的写入数据也传入e c c 校验模块，产生校验码，校验 码将随同写入数据起写入n a n df l a s h 。不同之处在于，写入数据存入n a n df l a s h 的主存储 区，校验码写入n a n df l a s h 的备用存储区读数据流；总线向总线缓存模块发送对n a n df l a s h 的操作命令，地址，经过缓存。送入n a n df l a s h 模块。状态机将命令和地址按序送入n a n d f l a s h 以后。n a n df l a s h 将向n a n df l a s h 控制模块读出数据。这时是8 位数据。该数据将 通过位宽转换逻辑转换成3 2 位，送入数据f i f o ，最后送入总线缓存模块，由总线缓存模块负责输出 给总线。与此同时，从n a n d f l a s h 中输出的8 位宽数据也输出给e c c 校验模块，该模块将数据 再校验产生一次较验码，该校验码和随同输出的先前写入备用存储区的校验码作比较。通过比较， 可以判断是否发生位翻转。如果发生了将发送中断信号给中断控制器。由软件执行异常中断服务 程序。 东南大学硕士学位论文 图2 8n a n df l a s h 控制模块读数据流图 经过重新设计的e m i 模块，结构更加合理，模块划分更加合理。功耗更加低，经过综合后的门 数更低，所占面积更小。效率经过评估，对s d r a m 的访问效率更高。目前使用在g a r f i e l d 3s o c 系统中的外存控制器就是修正过得e v i i 。 新的设计经过实际流片，以及在开发板上的功能验证，实现了设计预期的功能。通过开发板上 的操作系统的移植，实际的应用程序能够顺利的运行。 6 东南大学硕士学位论文 第三章性能评估方法 3 1 常用效率评估方法介绍 3