毕业设计（论文）-数字化语音存储与回放系统设计.doc

湖南科技经贸职业学院毕业论文题 目： 数字化语音存储与回放系统设计 作者姓名： 王晓辉 学 号： 200905201027 专 业： 电子信息工程 指导教师： 詹孝德 二0一二 年 六 月 湖南科技经贸职业学院毕业论文选题表 2012年3月7日学生姓名专业电子信息工程年级2009级学号200905201027题目：数字化语音存储与回放系统设计指导教师姓名詹孝德指导教师职称高级讲师主要研究内容1数字化语音存储与回放系统的优点和发展前景2语音存储与回放系统的缺陷和面临的问题主要参考文献1金华，李宗福. 单片机在语音存储与回放系统中的应用. 黄石高等专科学校学报 2000. 1-2 2黄恩，魏炜，邹鋆涛，向海飞. 数字化语音存储与回放系统硬件设计中国仪器仪表. 2003. 03. 1-1. 3苏文平.新型电子电路应用实例精选.北京航空航天大学出版社.1991.11 23-254戴伏生.基础电子电路设计. 国防工业出版社.2001. 12. 57-5指导教师意见 年月日系部意见 年月日湖南科技经贸职业学院毕业论文任务书教研室电子教研室指导教师詹孝德职称高级讲师学生姓名专业（班级）2009级电子信息工程论文题目数字化语音存储与回放系统设计论文内容和目标内容：语音存储与回放系统的缺陷和面临的问题；目标：语音存储与回放系统发展的对策措施论文要求论点力求紧密结合社会实际需要，鲜明而具有特色。论据充分明了，论述层次明晰，逻辑严密，结论准确，措施可行。进度安排1、2012年3月初在指导教师指导下最终确定选题，做好资料收集工作。2、2012年4月1号在校在指导教师指导下完成毕业论文的初稿。3、2012年5月28号将毕业论文初稿（电子稿）交指导教师评审（发到系部邮箱）。4、2012年6月1号论文定稿、上交论文教研室审核 室主任签名：年月日系部审核 系主任签名：年月日说明：此表一式两份，系部和学生各留存一份湖南科技经贸职业学院毕业论文开题报告论 文 题 目数字化语音存储与回放系统设计毕业论文小组成员序号姓名班级联系电话手机电子信箱/QQ1 电信班18635209887641656272234选题背景、意义广为流传的语音存储手段为磁带记录，其体积大、使用不便,在电子与信息处理的使用中受到许多限制。所以数字化存储方式是未来发展的趋势。我们在这里将语音信号的存储建立在数字化的基础上，同时为了降低噪声提高语音质量和音量的稳定性采用了带通滤波器和自动增益控制电路2研 究内 容目前，磁带语音录放系统因其体积大、使用不便,在电子与信息处理的使用中受到许多限制。数字化语音存储与回放系统的基本原理是对语音的录音与放音的数字化控制。技术路 线、方案通过后级补偿电路对输出的语音信号进行了的校正，回放语音清晰。系统具有自动录音、手动录音、录放音时间显示以及掉电后保护语音信号等功能。计 划进 度3月6日 3月21日 确定论文题目，并查阅资料3月22日 4月17日编写论文大纲4月18日 5月23日根据资料可效性和可行性进行论文写作5月24日 5月28日对论文细节进行修改5月29日 6月1日 论文上交指导处并根据指导进行最后修改指导老师意见（对本选题的深度、广度及工作量的意见和对设计结果的预测）指导教师签名: 年 月 日开题组意 见组长签名: 年 月 日湖南科技经贸职业学院毕业论文成绩考核表作者姓名王晓辉专业电子信息工程年级2009级学号200905201027题目数字化语音存储与回放系统设计指导教师姓名詹孝德指导教师职称高级讲师指导教师评阅意见年 月 日建议等级：指导教师（签名）：系部终审意见 （盖章） 年月日审定等级负责人（签名）：数字化语音存储与回放系统设计摘 要传统的磁带语音录放系统因其体积大、使用不便,在电子与信息处理的使用中受到许多限制。本文提出的体积小巧，功耗低的数字化语音存储与回放系统将完全可以替代它。数字化语音存储与回放系统的基本原理是对语音的录音与放音的数字化控制。其中，关键技术在于，为了增加语音存储时间，提高存储器的利用率，采用了非失真压缩算法对语音信号进行压缩后再存储，而在回放时再进行解压缩，同时,对输入语音信号进行数字滤波以抑制杂音和干扰,从而确保了语音回放的可靠质量。该系统对语音信号分别采用了数据采集直寸直取,欠抽样采样和自相似增量调制等三种方法,完成了对语音信号32.7s、65.5s、147.4s的存储与回放。前直AGC将语音信号控制在A/D转换器可控制的范围之内以保证话音信号采样不失真。带通滤波器合理的通带范围有效的滤除了带外噪声，减小了混叠失真。通过后级补偿电路对输出的语音信号进行了的校正，回放语音清晰。系统具有自动录音、手动录音、录放音时间显示以及掉电后保护语音信号等功能。【关键词】数字化存储，回放，数字滤波，采样，模/数转换，校正 目 录摘要71 绪言91.1课题背景91.2课题研究的目的和意义91.3国内外概况92方案比较与论证102.1方案一102.1.1语音编码方案：102.1.2 A/D、D/A及存储芯片的选择112.2方案二112.2.1控制方式112.2.2放大器及A/D、D/A芯片的选择122.3方案三123系统总体结构134 电路设计144.1拾音器144.2放大器的设计164.3有源带通滤波器设计164.4单片机AT89C51和AD574 的接口原理174.5 存储器184.5.1程序存储器184.5.2存储器的选取194.6 对数字化语音存储与回放系统的校正205 软件设计216 总结与展望237 致 谢248 参考文献241 绪言 本文阐述了数字化语音存储与回放系统的研究背景、现状及发展方向，明确指出了传统的语音存储与回放系统的缺陷和面临的问题，以及数字化语音存储与回放系统的优点和发展前景。1.1课题背景数字化语音存储与回放系统，以微处理芯片为核心，具有语音可控、 回放灵活、无磨损、可靠简单等特点。因而在各类公共设施、智能仪表、家用电子产品等领域有着广泛的应用1。该系统目前有多种方案可以实现，其中采集成语音芯片是一种较简单通用的方案，但该方案智能性较差，如音量不能放大、录音时间固定等。本系统采用另外一种方案，以AT89C51单片机为核心，设计了一套可灵活实现录、放音，音量自动控制的新的语音存储与回放系统。1.2课题研究的目的和意义目前，广为流传的语音存储手段为磁带记录，其体积大、使用不便,在电子与信息处理的使用中受到许多限制。所以数字化存储方式是未来发展的趋势。我们在这里将语音信号的存储建立在数字化的基础上，同时为了降低噪声提高语音质量和音量的稳定性采用了带通滤波器和自动增益控制电路2。1.3国内外概况自从爱迪生1877年发明留声机以来，音响技术已有百余年的发展历史，这期间，记录存储各种声音的载体，传输与播放语音技术的发展可谓日新月异。该系统采用单片机对录音、放音、快进、暂停等功能实现控制，用DSP技术对语音信息进行处理，用Flash ROM 技术进行存储，提高了语音的回放质量和延长了存储时间，与盒式磁带录音机相比避免了机械传动噪音，音质好，功耗低，具有时钟功能，而且人机界面友好，又用中断方式控制录音、放音的过程，实现了语音存储与回放的数字化3。2方案比较与论证2.1方案一2.1.1语音编码方案：人耳能听到的声音是一种频率范围为20 Hz20000 Hz ,而一般语音频率最高为3400 Hz。语音的采集是指语音声波信号经麦克风和高频放大器转换成有一定幅度的模拟量电信号,然后再转换成数字量的全过程。根据“奈奎斯特采样定理”, 采样频率必须大于模拟信号最高频率的两倍， 由于语音信号频率为3003 400 Hz ,所以把语音采集的采样频率定为8 kHz。从语音的存储与压缩率来考虑，模型参数表示法明显优于信号波形表示法4。但要将之运用于单片机，显然信号波形表示法相对简单易实现。基于这种思路的算法，除了传统的一些脉冲编码调制外，目前已使用的有VQ技术及一些变换编码和神经网络技术，但是算法复杂，目前的单片机速度底，难以实现。结合实际情况，提出以下几种可实现的方案。（1）短时平均跨零记数法 该方案通过确定信号跨零数，将语音信号编码为数字信号，常用于语音识别中。但对于单片机，由于处理数据能力底，该方法不易实现。（2）实时副值采样法 采样过程如图2.1所示。抽样量化存储图2.1 采样过程 具体实现包括直存取法、欠抽样采样法、自相似增量调制法等三种基本方法。其中第三种实现方法最具特色，该方法可使数据压1：4.5，既有调制的优点，又同时兼有PCM编码误差较小的优点，编码误差不向后扩散。2.1.2 A/D、D/A及存储芯片的选择单片机语音生成过程,可以看成是语音采集过程的逆过程,但又不是原封不动地恢复原来的语音,而是对原来语音的可控制、可重组的实时恢复。在放音时,只要依原先的采样直经D/ A 接口处理,便可使原音重现。（1）A/D转换芯片的选择 根据题目要求采样频率fs=8KHZ，字长=8位，可选择转换时间不超过125s的八位A/D转换芯片。目前常用的A/D转换实现的方法有多种，鉴于转换速度的要求，我们采用A/D转换芯片AD574。该芯片是高速12位逐次比较型A/D转换器，内置双极性电路构成的混合集成转换显片，具有外接元件少，功耗低，精度高等特点，并且具有自动校零和自动极性转换功能，只需外接少量的阻容件即可构成一个完整的A/D转换5。（2）D/A转换芯片的选择 D/A转换芯片的作用是将存储的数字语音信号转换为模拟语音信号，由于一般的模拟转换器都能达到1s的转换速率，足够满足题目的要求，故我们在此选用了通用D/A转换器DAC0832。（3）数据存储器的选择 当采样频率s=8KHZ，字长为8位时，一秒钟的语音需要8K字节的存储空间，则存储器至少需要有80k容量。在这里我们选用闪速存储器AT29C040作为存储器，一片该芯片可存储60秒钟的语言。2.2方案二 系统采用MCS-51系列单片机，扩展256kB的外部RAM数据存储区（采用分页存储技术），采用DPCM方式压缩数据，另外采用了两只立体声话筒作输入，经差分放大，用性能良好的五阶契比雪夫带通滤波器，及校正电路的使用6。2.2.1控制方式控制器采用单片机实现，单片机人机界面好，并且具有一定的可编程能力 对于语音信号（最高频率约为3.4kHz，8kHz采样频率），6MHz晶振频率的8031以足以胜任（每个采样周期125，相当于125/2=62个机器周期，平均执行31条指令）。2.2.2放大器及A/D、D/A芯片的选择 为减少系统噪音电平，增加系统动态范围，防止阻塞失真等，本放大器中设置自动增益控制电路。其有模拟和数字两种实现方式。数字式精度高，控制范围大但比模拟试复杂，因此本方案采用传统的模拟试AGC来实现。采用TDA2030A作为功率放大可驱动喇叭发声，并具有一定的功率余量7。A/D,D/A及存储芯片的选择：由于题目要求语音信号的最高频率为4kHz，根据Nyquist定理，采样频率取=8kHz（周期=125）,即可无失真的恢复原语音。在无特殊要求下，字长选取八位即可，但考虑到系统的可扩展性所以采用了转换时间为此35的AD574。根据同样的分析，变换频率选取8kHz，采用DAC0832。存储器采用256Kb RAM可用628256实现。2.3方案三该方案以单片机8031为核心器件，以128kBRAM阵列为数据存储器。8031的典型时钟为6MHz指令周期为可以在要求的125采样间隔执行系统工作还可同时对A/D转换器输出的数字语音信号进行增量调制或差分脉码调制8。和DPCM是两种语音压缩编码技术，可分别将语音速率由64kb/s压缩到8kb/s和32kb/s。另外，为加长录音与回放时间，我们利用四片622526组成RAM阵列，借助8031的P1口参与地址选择，采用分页存储模式，可将系统的数据存储空间扩展至128kB，以128kB空间存储PCM码、和DPCM码，语音回放时间可达16s、32s和128s，达到题目要求。以上三种方案均有其可取和不足之处，考虑到其易行性、简便性等多种因素决定采取第一种方案。3系统总体结构数字化语音存储与回放系统的基本思想是通过拾音器将声音信号转化成电信号，再经过放大器放大，然后通过带通滤波器滤波，模拟语音信号通过模数转换（A/D）转换成数字信号，再通过单片机控制将数据从存储器中读出，然后通过数模转换（D/A）转换成模拟信号，经放大再扬声器或耳机上输出。整个系统框架图如图3.1所示：A/D转换电路带通滤波器D/A转换电路带通滤波器输出放大器耳机电源电路89C51单片机键盘设定存储器数据显示增益放大器拾音器图3.1 整体框图 系统组成如图所示,由输入通道、AT89C51单片机和输出通道三部分组成。输入通道部分由拾音器、前置放大电路和带通滤波器组成；输出通道由带通滤波器、后级放大电路组成9。拾音器输出的毫伏信号实测其范围约为2025mV，此电信号太小不能够进行采样，后级A/D转换输入信号的动态范围为05V，语音信号的范围与采样范围的比较得出放大器的放大倍数应为200倍左右，此处将信号通过一增益为46dB的放大器，将其放大到伏特量级，输出级放大电路亦采用这种电路，两级放大电路都采用增益可调的典型电路。考虑到语音信号的固有特点，将低于300Hz和高于3.4kHz的分量滤掉后语音质量仍然良好。此处将其通过一增益为46dB的放大器，因此，将带通滤波器设计为典型的300Hz3.4kHz,输出级带通滤波器亦为300Hz3.4kHz,这样既可滤掉低频分量又可滤掉D/A转换带来的高频分量，很好的滤除掉噪声。根据奈奎斯特抽样定理知欲使采样信号无失真，抽样频率最低为6.8kHZ，考虑到留有一定的余地，这样就足够保证语音质量。4 电路设计4.1拾音器拾音器是一种声传感器，声传感器是把外界声场中的声信号转换成电信号的传感器。它在通讯、噪声控制、环境检测、音质评价、文化娱乐、超声检测、水下探测和生物医学工程及医学方面有广泛的应用10。它的种类很多，按其特点和频率等，将它划分为超声传感器、声压传感器和声表面波传感器等。单纯的磁性拾音器工作的电学原理为当声音在铜丝绕制的线圈内震动切割被该线圈所缠绕的磁芯产生的磁感线时，线圈内感应出电信号并流出。感应电流的强弱取决于切割磁感线的多寡（振幅）、切割频率（震动频率）和磁感线自身的强弱。 拾音器包括拾音头（换能装置、唱针）和音臂等附件。其换能装置主要有压电式、电磁式、电容式以及半导体等11。电磁式拾音头，用电磁感应原理，将机械振动变换成电信号的幅度响应拾音头。主要由线圈和磁钢等组成。唱针耦合在线圈上的称动圈式，耦合在磁钢上的称动磁式。此外，也有将唱针耦合在衔铁上的称为动铁式，也称可变磁阻式。在本设计中决定采用动圈式拾音器4.2放大器的设计（） 增益放大器拾音器输出的毫伏信号实测其范围约为2025Mv此电信号太小不能够进行采样，后级A/D转换输入信号的动态范围为05V，语音信号的范围与采样范围的比较得出放大器的放大倍数应为200倍左右，此处将信号通过一增益为46dB的放大器，将其放大到伏特量级，输出级放大电路亦采用这种电路，两级放大电路都采用增益可调的典型电路12。为了将从拾音器获得的微弱语音信号放大,采用两极高输入阻抗的同向放大器,电路图如图所示,每级放大器的放大倍数按下式计算:图4.1 增益放大器（）输出放大器经带通滤波器输出的声音回放信号，其幅度为05V，足以用耳机来接收听，可不接任何放大器。但考虑到实际中经常回用到喇叭外放，故在本系统中增加外放功能，前端放大器采用通用型音频功率放大器LM386来完成13。电路如图4.1。该电路增益为50200，连续可调，最大不失真功率为325mW。输出端接C4、R9串联电路，以校正喇叭的频率特性，防止高频自激脚7接220uF去偶电容，以消除低频自激为便于该功放在高增益情况下工作，这里将不使用输入端脚2对地短路图4.2 输出放大器4.3有源带通滤波器设计滤波器是一种能使有用频率信号通过同时抑制(或大为衰减)无用频率信号的电子装置。工程上常用它来作信号处理、数据传输和抑制干扰等。这里主要讨论模拟滤波器。以往这种滤波电路主要采用无源元件R、L和C组成，60年代以来，集成运放获得了迅速发展，由它和R、C组成的有源滤波电路，具有不用电感、体积小、重量轻等优点14。此外，由于集成运放的开环电压增益和输入阻抗都很高，输出阻抗又底，构成有源滤波电路后还具有一定的电压放大和缓冲作用。但是，集成运放的带宽有限，所以目前有源滤波电路的工作频率难以作的很高，这是它的不足之处。对于幅频响应，通常把能够通过的信号频率范围定义为通带，而把受阻和衰减的信号频率范围定义为阻带，理想滤波电路在通带内应具有零衰减的幅频响应和线形的相位响应，而在阻带内应具有无限大的幅度衰减（）。按照通带和阻带的相互位置不同，滤波器可分为低通滤波器、高通滤波器、带通滤波器、带阻滤波器。通常用幅频响应来表征一个滤波器的特征，欲使信号通过滤波器的失真很小，则相位和延时响应亦须考虑。当相位响应作线性变化，即时延响应为常数时，输出信号才可能避免失真。滤波电路 图4.3， (s=)这里为传递函数的模，为其相位角。延时向量： 声音信号经动圈拾音器转有源滤波器换成电压信号，通过前级放大，在对其进行数据采集之前，有必要经过带通滤波器除带外杂波，选定该滤波器的通带范围为300Hz3.4KHz.其作用是： 保证3003400Hz的语音信号不失真的通过滤波器； 滤除带外的低频信号，以减少带外功频等分量的干扰，大大减少噪声影响，该下限频率可下延到270Hz左右；便于滤除带外的高次谐波，以减少因8kHz采样率而引起的混叠失真，4.4单片机AT89C51和AD574 的接口原理AD574 和单片机系统的基本组成主要有单片机、A / D 转换器和计算机接口。其中单片机是系统的核心部分, 主机通过接口启动单片机工作, 以使CPU资源向其它请求开放。单片机发出控制信号以启动A /D 转换器进行采样, 然后将转换结果存入双端口SRAM22。当RAM中的数据达到一定数量时, 单片机向计算机发出中断请求。主机接到请求后进入中断服务程序,并向单片机发出命令,以决定是否继续采样,同时将SRAM内的数据读入内存。系统的硬件设计在连接上应主要考虑三总线(控制总线、地址总线、数据总线) 的连接。图2 所示是一个A/ D 转换器与单片机的AT89C51接口电路。其中,AD574 是1 个完全的单片式12位逐次比较型A /D 转换器, 它带有可以直接与8 位或16 位总线接口的三态缓冲器,因而不需要再加锁存器。由于AD574 片内自带高精度参考电压和时钟, 因此不需要外部电路和时钟就可全速工作, 是一种比较常用的中速A / D 转换芯片。AD574 完成1 次全12 位转换最多需要35s ,适合于转换速率低于30kb /s 的应用领域。AT89C51 单片机是MCS - 51的典型代表。由于该接口系统要求各路信号测量同步, 即同时启动各A / D 转换器进行转换23。因此, 8031必须完成同时启动、分别读出转换结果的任务。现将AT89C51 的主要任务分述如下:(1) 接收主机的采样命令。即利用P1. 7 口并采用查询方式等待主机发出采样命令, 当其为低电平时,启动采样过程。(2) 启动采样。AT89C51 利用P2. 7 经过反相后控制AD574 的读出和启动转换控制线R / C , 并再经过与非门和反相器来控制片选线CS(低电平有效) 。当P2.7 为高电平时,所有AD574 都处于待启动状态, 即设定各AD 的启动地址均#FFFFH。AT89C51 的WR、RD 经过与非门接到AD574 的使能端,任意有效信号都会使能AD。(3) 读取并存储转换结果。所有AD 转换结束与否的判断均由P1 口的低4 位来进行,当低4 位均为低电平时, 表示所有转换都已结束。需要对转换器分配地址,以逐一读出转换结果。进行读取操作时,地址应为对应存储器单元的操作地址, 因为存储器单元地址的末尾2 位数依次为00、01、10、11 , 因此,对单元操作也就是表示对相应编号的A / D 转换器进行了读操作。这种方式可以使系统所能操作的A /D 数达10 片之多。(4) 向主机发出中断申请。在当前存储区满后,要向主机发出中断请求, 以向主机传送数据。因为每一存储区为1kB , 所以, 利用存储数据时, P2.2 的状态可以判断是否已被完全占用。在图2 中,由于AD574 片内有时钟,故无需外加时钟信号。该电路采用单极性输入方式, 可对010V或020V模拟信号进行转换。转换结果的高8位从D11D4 输出,低4 位从D3D0 输出,并且直接和单片机的数总线相连。转换遵循左对齐原则,D3D0 应接单片机数据总线的高半字节。为了实现启动A /D 转换和转换结果的读出, AD574 的片选信号CS 由地址总线的次低位A1( P0. 1) 提供, 在读写时,A1 应设置为低电平。AD574 的CE 信号由单片机的WR 和A7( P0. 7) 经一级或非门产生。R /C 则由RD 和A7 经一级或非门提供。可见在读写时,A7亦应为低电平。输出状态信号STS 接到P3. 2 端可供单片机查询判断A / D 转换是否结束。AD574 的A0由地址总线的最低位A0( P0. 0) 控制,可用于实现全12 位转换,并将12 位数据分两次送入数据总线。4.5存储器4.5.1程序储存器程序存储器用于存放编好的程序、表格和常数。程序存储器的寻址范围可以有64KB与此相应, 程序存储器的编址自0000H开始,最大可至FFFFH。程序存储器的编址规律为；先片内、后片外，片内、片外连续，两者一般不作重叠。对于片内有程序存储器的芯片，CPU的控制器专门提供一个控制信号EA来区分，当EA为无高电平时，复位后单片机先执行片内有程序存储器中程序，当程序计数器的内容超过OFFFH时，将自动转去执行片外程序存储器的程序而当指令，当EA为低电平时，将强行执行片外程序存储器中的程序。此时多在片外程序存储器中存放调试程序，使计算机工作在调试状态。这里应该注意的是，片外程序存储器存放调试程序的部分，其编址与片内程序存储器的编址是可以重叠的，就借EA的换接可实现分别访问。在程序存储器中，有7个单元具有特殊用途。0000H0002H：是所有执行程序的入口地址，89C51单片机复位后，CPU总是从0000H单元开始执行程序。0003H：外部中断0入口。000BH：定时/计数器0溢出中断入口。0013H：外部中断1入口。001BH：定时/计数器1溢出中断入口。0023H：串行口中断入口。002BH：定时器/计数器2溢出或T2EX端负跳变。使用时，通常在这些入口地址处存放一条绝对跳转指令，使程序跳转到用户安排的中断程序起始地址，或者从0000H起始地址跳转到用户设计的初始程序上。数据存储器 片内数据存储器有16位，寻址范围也可达64KB。故片外数据存储器的容量可大到与程序存储器一样，其编址自0000H开始,最大可至FFFFH。89C51单片机数据存储器有片内数据存储器RAM和特殊功能寄存器SFR：前者有128个字节，其编址为00HFFH，可以读、写任何数据；后者也占128个字节，其编址位80HFFH；两者连续而不重叠。片内数据存储器的容量很小，常需扩展片外数据存储器。如扩展少量片外数据存储器，容量不超过256个单元，则也可按8位二进制数编址，自00H开始，最大可至FFH。片内数据存储器又可分为工作寄存区、位寻址区、数据缓冲器区等三个区域。工作寄存器区在低128B的内部RAM中，前32个单元（地址为00H1FH）为通用工作寄存器区，共分为四组（寄存器0组、1组、2组、3组），每组8个工作寄存器由R0R7组成，共占32个 单元。选用哪一组由程序状态字PSW中的RS1、RS0这两位的设置决定，若程序并不需要四个4组工作寄存器，那么剩下的工作寄存器可作一般的存储器来使用。位寻址区20H2FH的16个单元为位寻址区，该区的每个单元都被赋予了一个位地址，每个单元8位，共128位。其位寻址范围为00H7FH。位寻址区的每一位都可当作软件触发器，由程序直接进行处理。程序中通常把各种程序状态标志、位控变量设在位寻址区。同样，位寻址区的RAM单元也可作为一般的数据存储器按字节单元使用。数据缓冲区30H7FH是数据缓冲区，用户RAM区，共80个单元。(3)特殊功能寄存器累加器A 累加器A是一个最常用的8位特殊功能寄存器，它既可用于存放操作数，也可用于存放运算的中间结果。大部分单操作数指令的操作数就取自累加器。用ACC表示A的符号地址。寄存器B 寄存器B是一个8位寄存器，主要用于乘法和除法的运算。乘法运算时，B中存放乘法，乘法操作后，乘积的高8位又存于B中；除法运算时，B中存放除数，出发操作后，B中又存放余数。在其他指令中，寄存器B可作为一般的寄存器使用，用于暂存数据。4.5.2存储器的选取在数字化语音存储与回放的设计中可用AT29C040 Flash存储器来存储时间，AT29C040具有在线可擦写、非挥发性、信息保存可靠、存储容量大等优点，每片的容量为512K字节，它是国外最新产品，该产品的读写一般与RAM相同，由于89C51一般能寻址64K字节24。所以需要利用P1口进行地址扩宽，本系统中另加三根线（P1.1、P1.2、P1.3），作地址线用，使寻址空间扩展到512K字节，并分别采用分而管理方式分配内存，即在总线输出地址之前，先对外加的3根高位地址选页，然后在所选页中进行输入输出操作。AT29C040读取时间仅为70ns，单一+5V电源，双8k字节的引导区，内部程控定时器，硬件和软件数据保护功能，快速扇出程序周期10ms，低功耗：待机为100uA，启动工作为50mA，10000次擦写次数。输入输出全兼容CMOS和TTL电路25。4.6 对数字化语音存储与回放系统的校正首先对频域中的函数进行分析, 在频域304030H范围内的曲线如图所示。由图可见，它近似于阻带内增益变化极为缓慢近于恒定的高通滤波器。图4.11 函数分析图该滤波网络采用简单的无源滤波网络即可实现，图中、构成初始放大倍数近乎恒定的网络.观察到在频率较高处有大幅度的衰减,故该网络还应满足在频率较高处的衰减特性，考虑到对于声音信号，过多的高频分量只能增加噪声，所以后接、构成低通滤波器，截止频率设在3.4KHz100Hz。该网络在频域由30Hz起，增益缓慢增大，到3.4kHz处幅频。55 软件设计 单片机AT89C51通过片选方式读A/D转换数据、写数据存储器以及将数据送入D/A转换器。录音时AT89C51通过定时器控制采样频率。定时将A/D转换数据存入数据存储器中。放音时，单片机AT89C51通过定时器控制，定时的将数据从数据存储器中取出送往D/A转换器进行数摸转换。定时器1中断入口读取定时器服务标志位00HHHH00H00H00H以方式0录音以方式1录音以方式2录音以方式3录音 等待返回 图5.2 定时器1中断服务程序流程图键盘中断入口读键值08H08H08H08H08H其他设置方式0录音标志设置方式1录音标志设置方式2录音标志设置录音回放标志 开定时器1中断置位自动录音标志位 返 回 等 待图5.3 键盘中断程序流程6 总结与展望经过两个多月的学习、思考和资料查阅，终于完成了这篇毕业论文。通过多方面的审查，经过我理论上的分析，可以认为在硬件与软件的设计上是可行的，应该是可以达到预期目标。但是由于时间的仓促，本系统还存在很多的不足，虽然本系统主要由MCS5