集成电路组成任意进制的计数器.ppt

任意进制计数器设计任意进制计数器设计 部分常用集成计数器 芯片例：74161，74191，74160，74190 74160：十进制加，功能表同74161 74190：十进制加/减功能表同74191 任意进制计数器的设计 1、MN *先将计数容量扩展，必须由两片以上计数器组合 起来，然后用分别/整体置零/数法构成M进制计 数器 *各片连接方法 串行进位方式 并行进位方式 *串行/异步方式：低位片的进位输出信号作为高位 片的时钟输入信号。 *并行/同步方式：低位片的进位输出信号作为高位 片的工作状态控制信号，两片时钟同接CP。 分两种情况： 1.M=N1*N2, N1, N2N 用置数法或置零法分别将两个N进制计数器置 成N1, N2进制计数器，用串行或并行进位方式 将它们连接起来即构成M进制计数器 例3. M=100=10*10 设计时注意：高位片的时钟（进位信号）如何给出 C 1001 0000 产生进位信号 例习题5.15, 用四位二进制(16进制)设计M进制 串行进位方式，两片分别置数(置最小值) 片1：D3D2D1D0=1001, (在1111时 C=1)，10011111, N1=7, 片2：D3D2D1D0=0111, , 01111111, N2=9 例习题5.15, 用四位二进制(16进制)设计M进制 串行进位方式，两片分别置数(置最小值) 片1：D3D2D1D0=1001, (在1111时 C=1)，10011111, N1=7, 片2：D3D2D1D0=0111, , 01111111, N2=9 M=7*9=63, Y:CP=1:63 例习题5.16, 用两片十进制设计M进制 并行进位方式， 片1： ， N1=10, 片2：D3D2D1D0=0111, , 01111001, N2=3 M=10*3=30 例习题5.16, 用两片十进制设计M进制 并行进位方式， 片1： ， N1=10, 片2：D3D2D1D0=0111, , 01111001, N2=3 M=10*3=30 2.M为大于N的素数时，即不能分解为N1*N2 用串行或并行进位方式将计数容量扩展为N进制计数 器，MN, 然后用整体置零/数法构成M进制计数器 . 整体置零/数法，类似前述置零/数法，不同的是两(多 ）片计数器同时置零/数 例5.3.4 两片74160接成29进制 1.整体置零法：在第29状态产生 的信号 第29状态：个位是9,即1001(Q3Q2Q1Q0)，十位为2， 即Q3Q2Q1Q0 =0010, 问题：同置零法，复位不可靠，要另外产生进 位输出信号 同时加到两片的置零端 并行进位方式 *进位输出信号在28状态译出为负脉冲 第28状态产生 十位：0010，个位：1000 两片同时置数-置0 若置最大值，则稍复杂些 2.整体置数法 例习题5.17, 两片都是四位二进制(16进制) 并行进位方式，整体置数（0） 个位片1：Q3Q2Q1Q0=0010（2）, 十位片2：Q3Q2Q1Q0=0101（5）, 例习题5.17, 两片都是四位二进制(16进制) 并行进位方式，整体置数（0） 个位片1：Q3Q2Q1Q0=0010（2）, 十位片2：Q3Q2Q1Q0=0101（5）, M=5*16+2+1=83 减计数HHL 加计数HHL DCBADCBALL LLLLH QDQCQBQADCBACPDCPULDRD 输 出预置数据输入时钟预置清零 异步清零： 异步预置数： 其它芯片介绍 双时钟4位二进制同步可逆计数器 74LS193 同步加计数： 同步减计数： RD=1 RD=0, LD=0 RD=0, LD=1,CPD=1 RD=0, LD=1,CPU=1 异步2510进制计数器74LS290 1. 74LS290的外引脚图、逻辑符号及逻辑功能 图5-31 74LS290 2510进制计数器 (a) 外引脚图 (b) 逻辑符号 输出 CP输入 异步 置数 表5-12 74LS290功能表 CPCP 1 1 - -Q Q 3 3Q Q2 2Q Q1 1 5 5进制进制 CPCP 0 0 - -Q Q 0 0 2 2进制进制 CPCP下降下降 沿有效沿有效 2基本工作方式 （1）二进制计数：将计数脉冲由CP0输入，由 Q0输出 图5-32(a) 二进制计数器 计数顺序计数器状态 CP0Q0 00 11 20 2基本工作方式 （2）五进制计数：将计数脉冲由CP1输入，由 Q3 、Q2、 Q1 输出 图5-32(b) 五进制计数器 计数顺序计数器状态 CP1Q3 Q2 Q1 00 0 0 10 0 1 20 1 0 30 1 1 41 0 0 50 0 0 2基本工作方式 （3） 8421BCD码十进制计数：将Q0与CP1相连, 计数脉冲CP由CP0输入 图5-32(c) 8421BCD码十进制计数器 计数计 数 器 状 态 顺序Q3 Q2 Q1 Q0 00 0 0 0 10 0 0 1 20 0 1 0 30 0 1 1 40 1 0 0 50 1 0 1 60 1 1 0 70 1 1 1 81 0 0 0 91 0 0 1 100 0 0 0 二进制五进制 2基本工作方式 （4） 5421BCD码十进制计数：把CP0和Q3相连 ，计数脉冲由CP1输入 图5-32(d) 5421BCD码十进制计数器 计数计 数 器 状 态 顺序Q0 Q3 Q2 Q1 00 0 0 0 10 0 0 1 20 0 1 0 30 0 1 1 40 1 0 0 51 0 0 0 61 0 0 1 71 0 1 0 81 0 1 1 91 1 0 0 100 0 0 0 五进制二进制 构成六进制计数器 六进制计数器 先构成8421BCD码的10进制计数器； 再用脉冲反馈法，令R0AQ2、R0BQ1。 当计数器出现0110状态时，计数器迅速复位到 0000状态，然后又开始从0000状态计数，从而实 现00000101六进制计数。 异步十进制计数器74LS290 74LS290的功能表 计 数LL 计 数LL 计 数LL 计 数LL HLLHHH LLLLLHH LLLLLHH QDQCQBQACPR9(2)R9(1)R0(2)R0(1) 输 出时钟置位输入复位输入 在计数或清零时，均要求R9(1)和R9(2)中至少一个必须为0。 只有在R0(1)和R0(2)同时为1时，才能清零。 组成数字钟计数显示电路 通常数字钟需要一个精确的时钟信号，一般采用 石英晶体振荡器产生，经分频后得到周期为1秒的脉 冲信号CP。 图5-41 数字钟“秒”计数、译码、显示电路 个位十进制十位六进制六十进制加法计数器 进进 位位 信信 号号 BCD-七段显示译码器7448，输出为高电平有效 。 选共阴型数码管BS201。 例 用两片74LS290组成二十四进制计数器。 0 0 1 0 0 1 0 0 计数状态: 0000 0000 0010 0011(0010 0100) 0 0 0 0 0 0 0 0 整体清零方式 二十四进制计数译码显示电路 图5.1.20 数字电子 钟是一种直接 用数字显示时 间的计时装置 。一般由晶体 振荡器、分频 器、