东南大学信息学院-计算机结构与逻辑设计课件11(接口).ppt

计算机结构与逻辑设计 强化班04级 （第十一次课 ） 测验评述 A1 Di A0 Do R/W CS 上图为41集成存储单元,试 将其扩展为82的存储器。 因为是Di和Do，所以是 41而不是42 n方法：先进行位扩展，构成 42再进 行字扩展，构成82（或相反） n位扩展地址、控制端并联， n 输出端分别输出 l字扩展地址、R/W端并联， l 输出端分别并联 l 用高位地址控制片选端 A1 Di A0 Do R/W CS A1 Di A0 Do R/W CS A1 A0 R/WCS Di1 Do1 Di0Do0 A1 Di A0 Do R/W CS A1 Di A0 Do R/W CS A1 A0 R/WCS Di1 Do1 Di0 Do0 A1 Di A0 Do R/W CS A1 Di A0 Do R/W CS A2 1 A1 A0 R/W 先字扩展（4181），再位扩展 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 A0 R/W Di Do 1 A2 两片电路， 如片选（地 址）相同， 输出分开 位扩展 片选（地址 ）不同，输 出并联 字扩展 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 A0 R/W Di1Do1 1 A2 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS D1 D0 1 Di0Do0 可以套用书上的画法 A1 D1 A0 D0 R/W CS A0 A1 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS R/W A2 Di0 Di1 Do0 Do1 最多的错误 A1 D1 A0 D0 R/W CS A0 A1 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS R/W A2 Di0 Di1 Do0 Do1 1。相同的地址输出并联 2。不同的地址输出不同 更严重的错误 A1 D1 A0 D0 R/W CS A0 A1 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS R/W A2 Di0 Di1 Do0 Do1 A1 D1 A0 D0 R/W CS 上图为42集成存储单元,试 将其扩展为84的存储器。 42指的是存储器中存储矩阵 的容量，4是其地址数。若写 22，则是指地址码位数为2。 此处是D1和D0，不是Di 和Do现在的存储器 的输入端和输出端是公 共的，即所谓I/O端。 n方法：先进行位扩展，构成 44再进行 字扩展，构成84 （或相反） n位扩展地址、控制端并联， n 输出端分别输出 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 A0 R/WCS D3 D2 D1 D0 l字扩展地址、R/W端并联， l 输出端分别并联 l 用高位地址控制片选端 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 A0 R/WCS D3 D2 D1 D0 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 A0 R/WCS D3 D2 D1 D0 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A2 1 先字扩展（4282），再位扩展 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 A0 R/W D1 D0 1 A2 两片电路， 如片选（地 址）相同， 输出分开 位扩展 片选（地址 ）不同，输 出并联 字扩展 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 A0 R/W D1 D0 1 A2 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS D1 D0 1 D3D2 n错误情况： n将84做成了162 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS D1 D0 BIN/FOUR 1 0 0 1 2 EN 3 A3 A2 & & & & ME 42 162 只作了字 扩展,未 做位扩展 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS D3 D2 D1 D0 BIN/FOUR 1 0 0 1 2 EN 3 A3 A2 & & & & ME 42 84 1位地址码变成 了2位地址码 A3A2=01时选中左 边,A3A2=10时选 中右边,然则 A3A2=00或11时， 二片皆不工作,电 路无输出. A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS D3 D2 D1 D0 1 A3 A3=0时D1D0有输出D3D2无输出, 而A3=1时D1D0有输出D3D2无输出 ，输出并非4位，且不相同 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS D3 D2 D1 D0 BIN/FOUR 1 0 0 1 2 EN 3 A3 A2 & & & & ME 42 84 与前面一样 的错误 每一组用2只存 储器只相当于一 只存储器 A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS A1 D1 A0 D0 R/W CS D3 D2 D1 D0 BIN/FOUR 1 0 0 1 2 EN 3 A3 A2 & & & & ME 42 自学检查 一，复习题 n什么是存储器的主要矛盾？如何解 决？ n存储器层次化管理的基本思想是 什么？ Memory cache Secondary memory n使用层次化体系，应在存储器系 统中应增加哪些器件？ CD TAPE CPU SECONDERY M MEMRY CACHE 材 速 容 料 度 量 说出各存 储器的材 料，速度 和容量。 n命中率HIT的定义是什么？如何 计算存储器的存取时间？ n存储器管理体系的主要思想是什 么? n什么是虚存？它要解决什么 矛盾？怎样解决？ n在采用虚存的计算机中，需 要增加那些硬件电路？ n什么是终端？它有哪些形式 ？ n什么是哑终端？有哪些哑终 端？ n解读图6.2 n该电路可用什么电路代替？ n解读图6.3 n为什么要安排延迟网络？ n为什么用或门启动？ n延迟网络后面的触发器起什么作 用? n复位信号的作用是什么?应在何 时加上来？ 学习总结 第五章 nRAM的基本存储原理 n 基本结构（结构、译码方式） n 基本单元（DRAM、SRAM，特点） n存储器的层次结构 n 存储器的主要矛盾 n 层次化结构的基本思想，命中率的概念 n 各级存储器之间数据交换策略的电路实现 n 虚拟存储器的概念与电路实现 布 置 自学与实验 自学内容 n自学范围 第六章 6.2 n 数模转换的基本原理 n 数模转换的常用方案 n 开关树、权电流 n电流激励与电压激励的比较 n数模转换的主要技术指标 n 定义、计算方法 自学内容(思考题) n模数转换的过程 n采样定理 n采样-保持电路的基本原理 n模数转换的主要技术指标 n为什么数模转换的分辨率为 n1/(2n-1)，而模数转换的分辨 率为1/2n？ n量化方式与量化误差的关系 n常见A/D转换方案 n 原 理 性 能 应用场合 n并行比较 n逐次逼近 n双 积 分 n跟 踪 n 性能主要从速度、成本、分辨率等 角度去讨论 实验的技巧 信号源的频率的问题 n频率选择的原则 n 与实验的目的相适应 n 与实验的条件相适配 n 便于观察 n 观察险象宽度 数十 nS扫描 速度0.5S/秒T=2