毕业设计（论文）开题报告-基于FPGA的直接数字频率合成技术及实现.doc

电 子 科 技 大 学28 级本科毕业设计（论文）开题报告表学号：28xxxxx 姓名：xxx学院：电子工程学院专业：信息对抗技术学位论文题目基于fpga的直接数字频率合成技术及实现 学位论文题目来源： 1.科研 2.生产 3.教学（含实验） 4.其它（在选项上打勾选择）学位论文成果形式： 1.硬件 2.硬件+软件 3.软件 4.纯论文（在选项上打勾选择）学位论文研究内容1研究现状及发展态势频率合成技术（dds）是继直接式和锁相式频率合成技术之后的新一代频率合成技术,在现代雷达通信制导等领域起着日益重要的作用。在众多的频率合成技术中，近十几年来直接数字频率合成技术以其独特的优点得到飞速发展。随着微电子技术的发展，各国都在研究发展自己的dds产品，以美国adi公司的ad9851、ad9959芯片为代表的dds产品在市场上得到了广泛的应用。频率分辨率已达到0.1hz,频率输出范围达到400mhz，而且许多还具有调制功能，可以发生fsk、psk、线性调频以及幅度调制信号等，且其内置的高速d/a一般也达到10bit以上，同时为了抑制杂散，这些芯片大多采用了随机抖动法来提高无杂散动态范围。我国的数字频率合成技术也取得了较快的发展,以上海爱仪公司的asio51s为代表的频率合成芯片输出范围也已达到150mhz以上，并具有信号失真小，幅度稳定等优点！虽然已取得很大进步，但依然有许多工作要做，如精确分析杂散频谱特性，如何降低杂散功率，以及如何扩展dds的输出带宽等等！2. 选题依据及意义目前频率合成的方法主要有三种：第一，直接频率合成技术，利用混频器，倍频器，分频器和带通滤波器来完成对频率的四则运算，具有快速实现频率变换、低相位噪声、输出频率高等优点，但是体积大、造价高，显然不适应现代电子技术发展的需要；第二，以锁相环路技术为核心的间接频率合成技术，其也是目前应用最广泛的频率合成技术，但却存在反馈惰性的问题，使得频率转换速度很难提升；第三，直接数字频率合成技术，随着微电子技术以及高速da转换器的发展，数字频率合成技术的发展和应用也越来越广泛，并具有体积小、功耗低、几乎可以实时地以连续相位转换频率等其他方式不具有的优点。直接数字频率合成技术在任意信号波形发生器中应用广泛，具有很广泛的实用价值，考虑到我校实验中心eda教学的需要，并结合自己的研究兴趣，决定选取“基于fpga的直接数字频率合成技术”为本科毕业设计的题目。本设计既在目前的研究基础上继续开展频率合成技术的研究，又可以为我校广大低年级同学在eda实验中提供实验例程及参考方案，方便老师教学。3. 课题研究内容本设计以fpga为基础实现直接数字频率合成技术，完成一个简易的任意波形信号源设计，主要研究内容包括以下几点（1） 完成系统总体方案设计（2） 利用硬件描述语言完成控制电路设计、仿真（3） 利用开发板完成系统的硬件实现（4） 进行系统调试及功能测试，完成任意信号波形发生4. 最终目标，以及拟采取的主要理论、技术路线和实施方案4.1设计预期成果及目标：（1） 产生波形为正弦波、方波（2） 频率范围是0hz10mhz（3） 频率步进100hz4.2采用的主要理论及技术路线dds是从相位概念出发的一种频率合成技术。其理论基础是nyquist抽样定理：当抽样频率大于被采样频率的两倍时，抽样得到的离散值可以无失真的还原被采样信号。在dds中这个过程被颠倒过来，是假定抽样过程已经发生且抽样值已经量化完成，如何通过某种映射把已经量化的值送到d/a以及lpf重建原始信号的问题。目前使用最广泛的一种dds技术是利用高速存储器做查找表然后通过高速d/a产生已经用数字形式存入的波形表。一个数字频率合成器主要由相位累加器、加法器、波形存储rom、d/a转换器和lpf构成。主要技术框图如下相位累加器加法器加法器参考时钟d/aromlpf频率控制字初相控制字波形控制字dds原理框图相位累加器在参考时钟的作用下，进行相位累加，当相位累加器加满时就会产生一次溢出，完成一次周期性动作。波形控制：由于波形存储器中的波形是分块存储的，当波形控制字改变时，波形存储器（rom）的输入为改变相位后的地址与波形控制字（波形地址）的和用相位累加器输出的数据作为波形存储器的取样地址，进行波形的相位-幅度转换。n位的波形存储rom相当于把0的信号波形离散成个样值的序列d/a输出的阶梯波形中包含丰富的频率分量（频谱图为辛格函数），造成波形失真，为了不失真得到信号波形，需要在d/a输出端增加平滑滤波器（低通滤波器），滤除高频成分。4.3具体实施方案：以我校电子实验中心的自制fpga开发板为基础，结合自制的高速d/ac模块和滤波器模块，以ise软件为开发工具，以verilog语言为开发语言，实现本设计。在达到设计目标的前提下，尽可能精简设计方案、电路结构，降低成本。4.3.1 da/c模块计划采用美国ti公司的da/c902芯片，该芯片是12bit,165msps的高速数模转换器，并行数据控制口，互补电流输出，噪声小，完全能够满足输出频率上限10m的技术要求。4.3.2 滤波器模块计划采用三阶巴特沃斯低通滤波器，巴特沃斯滤波器相对切比雪夫和椭圆滤波器具有通频带内频率响应曲线最大限度平坦没有起伏的特点，而且3阶巴特沃斯滤波器在阻带内的衰减也较快，因此很适合做da/c904的后置滤波器。5. 论文特色或创新点