msp430g2553 系统时钟设置!

MSP430G2553 系统学习之系统时钟 （ls_core） 把 MSP430G2553 的系统时钟作为系统学习的一篇讲解可见他的重要性，那为什么要把时钟 放到第一位呢？学过 FPGA 的朋友都能体会得到，如果把 CPU 的所有工作任务作为纵坐标 （y 轴），那么时钟就是他的横坐标（x 轴）了，如下图 1 时钟概念所示。 图 1 时钟概念 也就是说时钟就是一个微机（小到 8 位的 51 单片机大到 32 位的 S3C2440 等）在时域上的 一个衡量标准。如果学过 FPGA 的朋友都很清楚，微机是以对输入的时钟源的脉冲计数的方 式来确定时域参数的。所以，MSP430 单片机也一样，拿到他之后首先从时钟入手，一定要 养成这种系统学习的好方法，否则再学一百款单片机也是感觉再学新的，做不到举一反三， 事半功倍的效果。如果能够把握这其中的通理，你会有所有的单片机都一样样的感觉，当 然学起来也就游刃有余了。废话不多说了，进入正题。 一 、硬件 Msp420g2553 的系统时钟是由 VLOCK、LFXT1CLK 和 DCOCLK 组成，如下图 2 系统时钟组成所 示： 图 2 系统时钟组成 即 2553 的系统时钟源有三个分别是片内超低功耗 12KHz 的内部振荡器；由外部时钟源提供 的 LFXT1CLK 时钟源，也即 LanuchPad 开发板上未焊接的时钟电路，在这里我们可以焊接一 个 32.768KHz 的低频时钟晶体由 2553 的 XIN 引脚输入；片内可数字控制的振荡器 DCOCLK，在软件的调节下该时钟的输出范围为 0.6MHz 到 26MHz。在这三个时钟源的独立工 作或是在三个时钟源相互协调配合（是可以通过软件配置的）下为 2553 系统提供了系统时 钟 ACLK、MCLK 和 SMCLK。 ACLK 为辅助时钟，由软件选择来自 VLOCK、LFXT1CLK 之一经过 1,2,4,8 分频之后得到，为 外围模块提供时钟源。 MCLK 为主时钟，由软件选择来自 VLOCK、LFXT1CLK 和 DCOCLK 之一经过 1,2,4,8 分频之后 得到，为 CPU 和系统提供时钟。 SMCLK 为子系统时钟，由软件选择来自 VLOCK、LFXT1CLK 和 DCOCLK 之一经过 1,2,4,8 分频 之后得到，为外围各个模块提供时钟。 只有灵活掌握了系统时钟的配置之后才能为之后深入学习 2553 打下扎实的基础，例如之后 再调试通用串口通信接口 USCI 时就不必考虑、担心自己的时钟是否配置错误的问题了，也 为调试扫清了道路。 二、软件 了解了硬件构成便可以着手动手编写代码，对 msp430g2553 的系统时钟进行配置了，该代 码的作用就是要实现对 ACLK、MCLK 和 SMCLK 的配置以供其他模块儿方便的使用。软件代码 的编写笔者采用了模块儿化编程，这也是笔者在学习 ARM（S3C2440）的时候体会到的一种 对单片机应用的编程方法，今天就把这种布局应用于 430 单片机的应用之中。 / * * * File name : clock.c * Creating time : 2012-7-11 * Author ： 李帅 * pen-name ： 亦然 * Organization ： 济南大学 * Function : 该文件可用作模块儿化编程作为 MSP430G2553 的系统时钟配置文 件，在工程的主函数中直接调用 Init_Clk()函数即可对系统时钟 进行配置。 * Declareing ： 如有错误的地方请各位指出，交流。交流使我们共同进步！ * E-mail : ls_ * Contact way : QQ:1021480125 博客:/lscore * */ #include / *DCOCTL 寄存器*/ / * * * bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 * DCO.2 CCO.1 DCO.0 MOD.4 MOD.3 MOD.2 MOD.1 MOD.0 * DCO.0DCO.2 定义 8 种频率之一，可分段调节 DCOCLK 频率，相邻两种频率相差 10%。 * 而频率由注入直流发生器的电流定义。 * MOD.OMOD.4 定义在 32 个 DCO 周期中插入的 fdco+l 周期个数，而在余下的 DCO 周期 * 中为 fDco 周期，控制切换 DCO 和 DCO+1 选择的两种频率。如果 DCO 常数为 7，表示 已 * 经选择最高颂率，此时不能利用 MOD.O-MOD.4 进行频率调整。 * * */ / *BCSCTL1 寄存器*/ / * * * bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 * XT2OFF XTS DIVA.1 DIVA.0 XT5V Rse1.2 Rse1.1 Rse1.0 *XT2OFF 控制 XT2 振荡器的开启与关闭。 *XT2OFF=0，XT2 振荡器开启； *XT2OFF=1，XT2 振疡器关闭(默认 XT2 关闭)。 *XTS 控制 LFXTl 工作模武，选择需结合实际晶体振荡器连接情况。 *XTS=0，LFXTl 工作在低频模式 (默认低频模式)； *XTS=1，LFXTl 工作在高频模式(必须连接有相应高频时钟源)。 *DIVA.0，DIVA.l 控制 ACLK 分频。 *0 不分频（默认不分频）； *1 2 分频； *2 4 分频； *3 8 分频。 *XT5V 此位设置为 0。 *Rse1.0，Rsel.l，Rse1.2 三位控制某个内部电阻以决定标称频率。 *Rse1=0，选择最低的频率； *Rse1=7，选择最低的标称频率； * */ / *BCSCTL2 寄存器*/ / * * * bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 *SELM.1 SELM.0 DIVM.1 DIVM.0 SELS DIVS.1 DIVS.0 DCOR *SELM.1，SELM.0 选择 MCLK 时钟源。 *0 时钟源为 DCOLCK（默认时钟源）； *1 时钟源为 DCOCLK ; *2 时钟源为 LFXTlCLK； *3 时钟源为 LFXT1CLK 。 *DIVM.1，DlVM.0 选择 MCLK 分频。 *0 1 分频（默认 MCLK=DCOCLK）； *1 2 分频； *2 4 分频； *3 8 分频。 *DIVS.1，DIVS.0 选择 SMCLK 分频。 *0 1 分频（默认 SMCLK=MCLK)； *1 2 分频； *2 4 分频； *3 8 分频。 * */ / *BCSCTL3 寄存器*/ / * * * bit7 bit6 bit5 bit4 bit3 bit2 bit1 bit0 * XT2S1 XT2S0 LFXT1S1 LFXT1S0 XCAP1 XCAP0 XT2OF LFXT1OF * XT2S1 和 XT2S0（2553 不支持） * LFXT1S1 和 LFXT1S0 选择 LFXT1 的范围。 * XCAP1 和 XCAP0 选择 LFXT1 的匹配电容 * 00 1pf * 01 6pf * 10 10pf * 11 12.5pf * */ / * * * 静态函数声明 */ static void DcoClkSet(unsigned char x,unsigned char y); /msp430g2553datasheet P30 static void MClkSet(unsigned char Div); static void SMClkSet(unsigned char Div); static void AClkSet(unsigned char Div); / * * 函数名 : DcoClkSet * 函数功能 : 对时钟 DCOCLK 进行配置 * 函数形参 : 传入的形参为 x 和 y，其值参考 2553datsheet 第 28 页中 DCO 频率表 * 函数返回值 : 无 */ void DcoClkSet(unsigned char x,unsigned char y) / msp430g2553datasheet P30 DCOCTL BCSCTL1 unsigned char temp=(x #include “clock.h“ void main() WDTCTL=WDTPW+WDTHOLD; P1DIR |=BIT4; P1SEL |=BIT4; /配置 P1.4 为 SMCLK 输出功能 Init_Clk(); 通过示波器看起输出波形是否正确。下图 3 SMCLK 波形中示波器所示波形为系统经过 8 分 频 DCOCLK 后得到的 SMCLK，其大小为 0.98MHz 正好是 DcoClkSet(13,3)之后得到的