HDB3码编译码电路的设计

- -IHDB3 码编译码电路的设计摘要：在数字通信中,选择合适在信道中传输的码型是十分重要的,HDB3 码（三阶高密度码）是比较常用的信道传输码型,因此 HDB3 码的编译码就显得非常重要。通过对 HDB3 编译码原理的分析，提出了一种基于可编程逻辑器件 EPM7064LC84-15 实现 HDB3 编译码的方法，给出了软件设计流程、原理图和仿真波形。编译码器已通过硬件下载、测试，可用于实际电路中。此方法中由于 CPLD 可重复编程的特点，可对其进行在线修改，便于设备的调试和运行。关键词：三阶高密度码；复杂可编程逻辑器件；编译码- -IIDesign of HDB3 Encoding and Decoding Circuit Abstract: In digital communication, it is very important for transmitting quality.HDB3 is the abbreviation of High Density Bipolar 3.Its used in digital transmission,so its important to design circuit of HDB3.By analyzing the principle of HDB3 encoding and decoding,this paper gives a novel HDB3 encoding method based on EPM7064LC84-15 and the flow of software design、schematic diagram and the simulated waveform of HDB3 encoder and decoder.Downloading and testing shows that this encoder and decoder has stable performance and therfore can be applied to circuitry.Since CPLD can be reprogrammed,it can be repaired online,thus making it convenient to debug and run the equipment.Key words: HDB3；CPLD；Encoding and Decoding - -1目 录摘要： .IAbstract:.II第 1 章 绪 论 .21.1 课题背景 .21.1.1 EDA 技术 简介 .21.1.2 MaxplusII 简介 .21.1.3 HDB3 码 简介 .3第 2 章 方案论证 .42.1 方案一：基于 XC9572 的 HDB3 编译码器 .42.2 方案二：基于 CPLD 的 HDB3 编解码器 .5第 3 章 HDB3 编译码电路的设计 .73.1 HDB3 编码器的设计 .73.1.1 HDB3 编码器原理 .73.1.2 HDB3 编码器的设计 .83.2 HDB3 译码器的设计 .113.2.1 HDB3 译码器的原理 .113.2.2 HDB3 译码器的设计 .123.3 引脚锁定 .13第 4 章 编程下载和测试 .14结 论 .15致 谢 .16参考文献 .17附 录 A.18附 录 B.19- -2第 1 章 绪 论1.1 课题背景1.1.1 EDA 技术 简介EDA（Electrical Design Automation,电子设计自动化）技术是现代集成电路及电子整机系统设计科技创新和产业发展的关键技术。当前集成电路技术已进入超深亚微米工艺和片上系统（SOC）阶段，集成化、微型化和系统化的趋势使得集成电路设计及以集成电路为核心的电子系统设计成为一个庞大的系统工程，离开 EDA 技术集成电路及电子系统设计将寸步难行。EDA 技术教学是培养高素质电子设计人才，尤其是 IC 设计人才的重要途径。EDA技术的迅速发展，使我国高校电子技术的教学面临严峻挑战，它对教学思路、内容、方法和实验手段等都提出了新的要求。近几年，许多高校正在探索新的面向 21 世纪的教学方法，引进电子技术的新发展成果，开设 EDA 课程，加强 EDA 实验手段，少数重点高校还获得了教育部试点投资，建立起 EDA 实验室和重点教学基地。概括起来，国内高等院校开展的 EDA 教学内容主要是在电子、通信类等课程中借助一些 EDA 工具软件进行演示或要求学生利用工具软件达到设计或分析等要求。例如，在电路分析、数字电路和模拟电路等课程中使用 EWB 电路辅助设计和分析软件、Matlab 专用分析软件和 Pspice 通用电路分析设计软件等进行电路的交直流分析、频率响应分析、容差分析及电路与电子线路分析设计；在通信电路、通信原理等专业课程,使用SystemView 软件进行通信系统动态仿真分析。1.1.2 MaxplusII 简介MAX+PLUS II 是美国 Altera 公司开发可编程逻辑器件的集成环境软件包。该软件提供了一种与工作平台无关,与结构无关的设计环境,用户无需精通可编程逻辑器件内部的复杂结构(视为黑匣子), 只要从集成软件包元件库中调入电原理图(软件包中有近 300 个预制宏逻辑元件,可用来实现各种数字逻辑,其功能可以涵盖绝大部分 TTL电路或通用 CMOS 电路),再作元件间连线,当打开橡皮筋功能键后 ,元件移动过程中连线就像橡皮筋那样保持着,给出输入或输出引脚标称,然后作自动编译、自动多器件的划分、自动逻辑化简,模块自动试配(找合适的芯片, 自动分配输入输出引脚),定时仿真和分析,自动错误定位(以红框显示错误所在位置)、器件编程和验证,以及综合的在- -3线求助系统;当然也可用模块化高级语言 AHDL 的布尔逻辑方程式、组合逻辑、时序逻辑或综合逻辑式来描述实现复杂的设计, 并支持输入状态机和真值表输入法;还可用波形设计输入,最适合于时序和重复的函数。尤其 Create Default Symbol 功能,可把当前文件升级成一个元件对待, 这对常用的通用部件可作一个元件模块处理,这对复杂设计特别有用。从 Altera,AMD,Lattice 及 Xilinx 四大公司的软件使用比较,Altera 软件包是最好的。可编程逻辑器件可用 LT-48、LP-10、ALL-11、ALL-07、ALL-03 加芯片适配器, 在万用编程器上对器件烧录。1.1.3 HDB3 码 简介A 律 PCM 四次群 以下的接口码型均为为 HDB3 码。HDB3 码是 AMI 码的改进型，称为三阶高密度双极性码，它克服了 AMI 码的长连 0 串现象，有利于提取位定时信号。- -4第 2 章 方案论证对 HDB3 码编译码器的设计，本文提出了两种方案，分别如下所论。2.1 方案一：基于 XC9572 的 HDB3 编译码器211 XC9572 器件介绍XC9572 是 XILIMX 公司生产的一款高性能可编程逻辑器件。它内含 4 个 36V18 功能块，并具有 1600 个可用系统门。其系统结构如图所示。从结构上看，XC9572 包含三种单元，即宏单元、可编程 I/O 单元和可编程内部连线。XILIMX XC9572 器件结构如附录 A 所示。其主要特点如下：所有可编程管脚间的脚对脚延时均为 5；系统的时钟速度可达到 125MHZ；具有 72 个宏单元和 1600 个可用系统门；可编程次数为 10000 次；可采用 5V 在线编程和擦除；拥有强大的管脚锁定能力；每个宏单元都具有可编程低功耗模式；未用的管脚有编程接地能力；提供有编程保密位，可对设计提供加密保护以防止非法读取；外部 I/O 引脚与 3.3V 和 5V 兼容。212 HDB3 的编解码及实现原理用 XC9572 实现 HDB3 编译码设计主要有编码、时钟提取和译码三部分组成。其中编码部分是根据 HDB3 编码原理把二进制的时钟和数据信号编码成两路单极性的 HDB3码输出。HDB3 编码原理框图如图 2-1 所示。图 2-1 HDB3 编码原理框图时钟提取是译码的关键部分,原理是 32.768MHZ 时钟提两路 HDB3 单级性码的上升- -5沿,并形成宽度 2 倍于 32.768MHZ 时钟周期宽度的脉冲,然后用此脉冲复位 32.768MHZ始终的 16Bit 计数器,最后根据 16Bit 计数器的结果产生 2.048MHZ 时钟.译码部分比较简单.它根据 HDB3 码的特点首先检测出极性破坏点,即找出 4 连零码中添加 V 码的位置(破坏点位置),其次去掉添加的 V 码,最后去掉 4 连零码中添加 V码以将其还原成单极性不归零码.HDB3 码译码原理框图入图 2-2 所示.图 2-2 HDB3 码译码原理框图HDB3 码(三阶高密度双极性码),是基带电信设备之间进行基带传输的主要码型之一.它的主要特点是易于提取时钟、不受直流特性影响、具有自检能力、连时钟提取令串小于 3 个等.E1 信号是我国和欧洲国家电信传输网一次群使用的传输系统。E1 信号由 32 个64kbps 的 PCM 话路经过时分复用形成。CCITT 建议 G.703 标准详细规定了 HDB3 码用于 E1 信号的标准。用 XC9572 实现 E1 信号的 HDB3 编解码电路比较简单，而且无需可调整外围电路。本设计使用了 PC44 封装形式的 XC9572 可编程逻辑器件共有 30 个可编程 I/O 引脚、6 个电源引脚和 4 个 JTAG 引脚。整个设计使用了 XC9572 器件 80%的容量。用 XC9572 实现 HDB3 编译码电路原理图如附录 B 所示。213 HDB3 编译码电路原理图在根据上述原理实现 HDB3 编解码的附录 B 电路中，BNC1 插头送来的 HDB3 信号经变压器 T1、U4 及外围器件组成的单双变换电路后将转换成两路单极性码并送给可编程逻辑电路 XC9572 U5 的 43，44 脚，然后经过可编程逻辑电路内部解码后，从可编程逻辑电路 XC9572 U5 的 24、25 脚输出数据和时钟。从 U5 的 26、27 引脚输入的数据和时钟经其内部编码后，将从其 2 和 8 脚输出，而后再经过 U3 以及外围器件和变压器 T1 组成的单双变换电路形成 HDB3 码，并从 BNC2 插头输出。2.2 方案二：基于 CPLD 的 HDB3 编解码器221 CPLD 介绍CPLD 是 Complex PLD 的简称，顾名思义，其是一种较 PLD 为复杂的逻辑元件。CPLD 是一种整合性较高的逻辑元件。由于具有高整合性的特点，故其有性能提升，可靠度增加，PCB 面积减少及成本下降等优点。CPLD 元件，基本上是由许多个逻辑方块（Logic Blocks）所组合而成的。而各个逻辑方块均相似于一个简单的 PLD 元件（如22V10） 。逻辑方块间的相互关系则由可变成的连线架构，将整个逻辑电路合成而成。 常见的 CPLD 元件有 Altera 公司的 Max5000 及 Max7000 系列。Cypress 的 Max340- -6及 Flash370 系列等，一般来说 CPLD 元件的可逻辑闸数(gate count)约在 10007000 Gate 之间。222 HDB3 编译码规则HDB3 码是 AMI 码的改进型，称为三阶高密度双极性码，它克服了 AMI 码的长连0 串现象，有利于提取位定时信号。其编码规则如下：（1）当信码的连“0”个数不超过 3 时，仍按 AMI 码的规则编，即传号极性交替；（2）当连“0”个数超过 3 时，则将第 4 个“0”改为非“0”脉冲，记为+V 或-V ，称之为破坏脉冲。相邻 V 码的极性必须交替出现，以确保编好的码中无直流；（3）为了便于识别，V 码的极性应与其前一个非“0”脉冲的极性相同，否则，将四连“0”的第一个“0”更改为与该破坏脉冲相同极性的脉冲，并记为+B 或-B；（4）破坏脉冲之后的传号码极性也要交替。例如：代码： 1000 0 1000 0 1 1 000 0 l 1AMI 码： -1000 0 +1000 0 -1 +1 000 0 -1 +1HDB3 码： -1000 -V +1000 +V -1 +1 -BOO -V +l -1其中的V 脉冲和 B 脉冲与1 脉冲波形相同，用 V 或 B 符号的目的是为了示意是将原信码的“0”变换成“1”码的。HDB 3 码的编码规则比较复杂，但译码简单。每一个破坏符号 V 总是与前一非0 符号同极性，从收到的符号序列中可以容易地找到破坏点 V，于是也断定 V 符号及其前面的 3 个符号必是连 0 符号，从而恢复 4 个连 0 码，再将所有-1 变成+1 后便得到原消息代码。综上方案一和方案二可知，在设计方法上方案二较方案一简单、价格便宜，通俗易懂；在性能调试方面后者也较前者灵活，且稳定可靠。所以，本文采用方案二对HDB3 编解码电路进行设计。- -7第 3 章 HDB3 编译码电路的设计3.1 HDB3 编码器的设计3.1.1 HDB3 编码器原理在数字通信系统中，有时不经过数字基带信号之间的变换，只由终端设备进行信息与数字基带信号之间的变换，然后直接传输数字基带信号。数字基带信号的形式有许多种，在基带传输中经常采用 AMI 码（符号交替反转码）和 HDB3 码（三阶高密度双极性码） 。1传输码型：在数字复用设备中，内部电路多为一端接地，输出的信码一般是单极性非归零信码。这种码在电缆上长距离传输时，为了防止引进干扰信号，电缆的两根线都不能接地（即对地是平衡的） ，这里就要选用一种适合线路上传输的码型，通常有以下几点考虑：（1）在选用的码型的频谱中应该没有直流分量，低频分量也应尽量少。这是因为终端机输出电路或再生中继站都是经过变压器与电缆相连接的，而变压器是不能通过直流分量和低频分量的。（2）传输型的频谱中高频分量要尽量少，这是因为电缆中信号线之间的串话在高频部分更为严重，当码型频谱中高频分量较大时，限制了信码的传输距离或传输质量。（3）码型应便于再生定时电路从码流中恢复位定时，若信号连“0”较长，则等效于一段时间没有收脉冲，恢复位定时就困难，所以应该使变换后的码型中连“0”较少。（4）设备简单，码型变换容易实现。（5）选用的码型应使误码率较低。双极性基带信号波形的误码率比单级性信号低。根据这些原则，在传输线路上通常采用 AMI 码和 HDB3 码。2AMI 码用“0”和“1”代表传号和空号。AMI 码的编码规则是“0”码不变， “1”码则交替地转换为-1 和+1。当码序列是 100100011101，AMI 码为：+100-1000+1-1+10-1。通常脉冲宽度为