电子设计过程中的EMC设计和解决对策(相关软件

1、电子设计过程中的EMC 设计和解决对策随着电子设备尤其是消费类电子设备的小型化，同时，数据传输以及相关IC 芯片上升沿速度的日益提高，电磁干扰的影响越来越严重，解决对策也越来越困难。因此， 怎样在电路设计过程中进行电磁干扰的评估和电磁兼容对策的有效实施，变得日益重要。 随着电子设备工作频率的提高，对应频域上的谐波更加丰富，尤其是在传输线路阻抗不匹配的情况下，过充，反射，振鈴，串绕等现象严重恶化，既降低了系统工作的可靠性，又大大增加了电磁兼容解决的难度和成本，因此，要求电路设计工程师和EDA 工程师在设计过程中必须对线路进行优化设计，同时， 在线路优化难以解决固有干扰的情况下，采用一些电磁兼容元

2、器件（这方面目前国内工程师对EMC 器件理解和应用经验还比较欠缺）解决。在线路设计中，关于传输线（包括微带线，带状线，同轴线，波导等）的设计理论和设计公式已经在各种书籍中都有介绍。工程师在线路设计时必须要求具有丰富的传输线和微波理论知识，本文主要讨论怎样利用相关软件在设计前期对系统进行PCB 阻抗计算和波形分析， EMC 频谱分析，进行EMC 预设计，避免因为电磁兼容导致设计返工和开发周期的延长。整个步骤分一下几步：1首先，针对具体高速电路的输出阻抗决定传输线的输出阻抗，利用软件计算出传输线的具体尺寸。例如，可以利用阻抗计算软件CIT25, 选择具体的传输线结构，通过软件决定传输线的具体尺寸。

3、具体如下图：1 / 6图 12确定驱动电路的工作频率和占空比以及上升和下降时间等波形参数，传输线的长度，驱动芯片（是TTL 类型还是CMOS 类型）的输出阻抗，接收芯片的输入阻抗等参数，利用相关软件仿真出波形的失真情况，再选取相关的EMC 元件进行仿真，举例如下：图 2从图 2 可以看出， 传输线阻抗为50 欧姆，长度为 100mm 而驱动芯片的输出阻抗为12 欧姆，阻抗不匹配，仿真后的结果如下：图 32 / 6从上图可以看出，波形振鈴非常严重，如果将传输线阻抗改为12 欧姆，即源阻抗匹配，结果波形如下：图 4从图上可以看出，波形非常理想。由于不匹配的传输线长度越长，波形失真越严重，因此， 如

4、果，工程设计上很难完全匹配，那么也必须保证传输线尽量短，图3 中阻抗不匹配的传输线为100mm ，如果将线长改为 20mm，仿真波形如下图：图 53 / 6从图 5 可以看出，将传输线长度从 100mm 改为 20mm 以后，波形质量明显改善，仅仅有很小的过充尖峰。如果在长度和匹配方面都有很大的设计难度，那么可以通过磁珠和三端EMI 滤波器解决，如下图：图 6从图6 可以看出，由于传输线不匹配以及线长过长导致的波形振荡通过在输出端串联一个120 欧姆的磁珠以后波形大为改善（黑色曲线为加磁珠前的曲线，蓝色 为加了 120 欧姆的磁珠以后的波形） 。同时，该软件还可以仿真所使用器件的 Q 曲线特性

5、， S 散射参数，史密斯圆图，极坐标曲线等，方便工程师进行选用，确保整个电路设计的优化。对于 EMC 电磁兼容方面的评估可以通过 HyperLynx Simulation Software 进行仿真，如下图：4 / 6图 7从图上可以看出，如果IC 模型为快速上升的高速IC, 从示波器上反应出波形已经严重失真，电磁兼容水平限制线包括FCC（联邦通讯委员会） ， CISPR(国际无线电抗干扰委员会)以及日本标准 VCCI 等，频谱图上可以看出， 电磁干扰严重超标， 如果选取速度较低的 IC 模型，可以看出，波形失真较小，噪声水平明显降低，达到了电磁兼容的测试要求，如下图所示：图 85 / 6以上讨论了电路设计过程中怎样利用软件工具进行匹配电路的设计和电磁兼容