数字电子技术_课件3.ppt

1、,第三章 门电路,3.1 概述,一、门电路 能实现基本逻辑运算和复合逻辑运算的单元电路。 如与门，与非门，与或门，异或门等。 门电路中以高/低电平表示逻辑状态的1/0。 二、高、低电平的实现 由二极管、三极管和CMOS管组成的电子开关电 路实现。,高、低电平的实现,单开关电路,三、正、负逻辑,正逻辑：高电平表示1，低电平表示0； 负逻辑：高电平表示0，低电平表示1。,四、集成电路简介,小规模IC: 10个以内的门电路(SSI); 中规模IC: 10 100个门电路(MSI); 大规模IC: 1000 10000个门电路(LSI); 超大规模IC: 10000个以上的门电路(VLSI).,硅单晶

2、片与加工好的硅片,64M SDRAM （华虹NEC生产） 芯片面积5.899.7=57mm2 ， 456pcs/w，1个IC中含有1.34亿只晶体管,封装好的集成电路,3.2 半导体门电路,一、二极管门电路 1. 二极管的开关特性,VI=VIH D截止，VO=VOH=VCC VI=VIL D导通，VO=VOL=0.7V,高电平：VIH=VCC 低电平：VIL=0,二极管的开关等效电路,2. 二极管与门,规定3V以上为1,0.7V以下为0,设VCC = 5V 加到A,B的 VIH=3V VIL=0V 二极管导通时 VDF=0.7V,3. 二极管或门,设VCC = 5V 加到A,B的 VIH=3V

3、 VIL=0V 二极管导通时 VDF=0.7V,规定2.3V以上为1,0V以下为0,二、CMOS门电路,1. MOS管的结构,S (Source)：源极 G (Gate)：栅极 D (Drain)：漏极 B (Substrate):衬底,金属层,氧化物层,半导体层,PN结,2. MOS管的四种类型,增强型 耗尽型,大量正离子,导电沟道,3. 工作原理(N沟道增强型) 当加+VDS时， VGS=0时，D-S间是两个背向PN结串联，iD=0 加上+VGS，且足够大至VGS VGS (th), D-S间形成导电沟道（N型层）,开启电压,4. CMOS反相器的电路结构和工作原理,CMOS反相器的电压传

4、输特性,CMOS反相器的电流传输特性,在AB和CD段, 或者T2截止, 或者T1 截止, 且截止内阻非常高,所以流过T1和T2的电流几乎为0。 在BC段, T1和T2同时导通, 有电流iD流过T1和T2, 在 附近最大。,5. CMOS与非门,带缓冲级的与非门,带缓冲级的与非门,三、TTL门电路,基区薄 低掺杂,1. 双极型三极管的结构,2. 三极管的开关等效电路,截止状态,饱和导通状态,3. TTL反相器的电路结构和工作原理,4. TTL反相器电路的结构特点：,5. TTL与非门,6. TTL或非门,3.3 门电路的性能指标与正确使用,一、性能指标 1. 逻辑电平 高电平不能超过电源电压，且

5、大小取决于电源电压。 2. 输入电压与输出电压,3. 输入电流与输出电流,流入门电路的电流为正，流出的电流为负。,4. 输入端噪声容限,5. 传输延迟时间,输出滞后于输入, 一般为10ns左右。,6. 功耗,包括静态功耗和动态功耗。 CMOS电路静态功耗极小，50nW/门1mW/门。 TTL电路：222mW/门。,7. 延迟功耗积,传输延迟时间和功耗的乘积。,7. 扇出系数,能驱动同类型门电路负载的个数。,二、正确使用 1. 对悬空端的处理 CMOS电路：输入端不允许悬空 TTL门电路：输入端悬空相当于高电平。 2. 门电路和地之间 如果接入大电阻，TTL电路逻辑关系会改变，而对CMOS电路没有任何影响。,3.4 几种特殊的门电路,一、OC(集电极开路)和OD门 1. OC门,推拉式输出电路结构的局限性 输出电平不可调 负载能力不强，尤其是高电平输出 输出端不能并联使用 OC门,OC门的结构特点,OC门实现的线与,外接负载电阻RL的计算,外接负载电阻RL的计算,外接负载电阻RL的计算,外接负载电阻RL的