计算机结构与逻辑设计(5触发器)_第1页
计算机结构与逻辑设计(5触发器)_第2页
计算机结构与逻辑设计(5触发器)_第3页
计算机结构与逻辑设计(5触发器)_第4页
计算机结构与逻辑设计(5触发器)_第5页
已阅读5页，还剩17页未读， 继续免费阅读

下载本文档

版权说明：本文档由用户提供并上传，收益归属内容提供方，若内容存在侵权，请进行举报或认领

文档简介

1、1,计算机结构与逻辑设计,3.1 触发器,2,触发器,概述,构成组合逻辑电路的基本单元为逻辑门， 而构成时序逻辑电路的基本单元是触发器。,3,基本RS触发器,1 1,禁止,S,R,Q,Q,4,与门的基本RS触发器,0 0,禁止,5,波形图（时序图）,置1,置0,置1,置1,置1,保持,不允许,低有效,与非门形式的触发器！,6,触发器数据存储和传递功能,两组触发器 一个触发器存储一位 锁存器功能：D触发器，D锁存器功能,R,S,QT(Q),QS(Q),&,&,D,C,7,D触发器,在CP操作下，根据输入信号D情况的 不同，具有置 0、置1功能的电路 称为D触发器。,1) 特性方程:,2) 特性表

2、,3) 驱动表,8,波形图,D触发器,锁存器的竞态 (Race) 现象,1）主从触发方式,2）边沿触发方式,电平触发方式,9,同步RS触发器,CP1时，工作情况与基本RS触发器相同。,同步触发器,10,1. 电路组成,触发器功能表,R、S 控制端,CP R S Q n+1 说明 1 0 0 Qn 保持 1 0 1 1 置1 1 1 0 0 清0 1 1 1 不定 避免 0 Qn 保持,11,时钟控制电平触发的R-S触发器,时钟控制 只有CP=1时,输出端状态才能改变,电平触发 在CP=1时,控制端R、S的电平(1或0)发生变化时,输出端状态才改变,2. 功能分析,12,波形图,不变,不变,不变

3、,不变,不变,不变,置1,置0,置1,置0,不变,13,边沿D触发器,14,维持阻塞型J-K触发器 (续),K复位端 J置位端 J=0,K=1时Q=0 J=1,K=0时Q=1,J、K端功能,CP下降沿触发的J-K触发器的R、S功能相同,15,J、K控制端的功能,CP上升沿触发,维持阻塞型J-K触发器(续),CP 下降沿触发的J-K触发器J、K功能相同，只是在CP下降沿触发,16,用J-K触发器构成2分频器,当JK=11时，在CP上升沿翻转,FQ = FCP/2,RS,JK甩空或通过 4.7k的电阻接高电平,17,T触发器,在CP操作下，根据输入信号T的情 况不同，凡是具有保持和计数功 能的电路都叫T型触发器。,结构: 在JK触发器中，令J=K=T则有,可知：T触发器的功能 是当T为1时，为 计数状态；当T为 0时为保持状态。,18,T触发器,19,状态图,时序图,20,触发器总结,电平触发、沿触发、主从触发、其他 同步清零，异步清零 特征方程：RS, D, JK，T触发器 1）RS触发器： Qn+1 = RS + RQn 2) D触发器： Qn+1 = D 3) JK触发器： Qn+1 = JQn + KQn 4) T触发器： Qn+1 = TQn + TQn,21,电路图,时钟方程、驱动方程和输出方程,状态方程,状态图

人人文库> 全部分类> 教育资料 > 课件下载

温馨提示

  • 1. 本站所有资源如无特殊说明，都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等，如果需要附件，请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸，网页内容里面会有图纸预览，若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间，仅对用户上传内容的表现方式做保护处理，对用户上传分享的文档内容本身不做任何修改或编辑，并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容，请与我们联系，我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

最新文档

评论

0/150

提交评论