应变硅技术(原理部分)

1、.,应 变 硅 技 术,小组成员： 陈杰 夏淑淳 陈若愚 梅鑫涛 李爽 徐会宾,.,为何使用应变硅,目前，以CMOS器件等比例缩小为动力的硅集成电路技术已迈入纳米尺度，并将继续保持对摩尔定律的追求，进一步缩小器件尺寸，以满足芯片微型化、高密度化、高速化和系统集成化的要求。 特征尺寸缩小到纳米尺度后，栅介质厚度也逐渐减小到接近1nm，关态漏电、功耗密度增大、迁移率退化等物理极限使器件性能恶化，等比例缩小技术面临越来越严峻的挑战。 要进一步等比例缩小，必须采用新技术来提高晶体管性能。 为此，IC制造采用了许多新技术，如铜互联、低k绝缘层、高k栅介质、SOI以及应变硅等。,.,英特尔Process

2、Architecture and Integration经理Mark Bohr曾经非常形象地描述：“只需将硅原子拉长1%就可以将MOS晶体管电流速度提高10%20%，而应变硅的生产成本只增加2%”。,其中一个重要方面就是采取措施提高沟道内载流子迁移率，以弥补沟道高掺杂引起库仑相互作用，以及栅介质变薄引起有效电场强度提高和界面散射增强等因素带来的迁移率退化。目前，得到广泛应用的是应变硅(Strained Silicon)技术。,据报道，利用现有硅生产线制造出的应变硅MOSFET与同尺寸体Si MOSFET相比，功耗减小三分之一，速度提高30%，特征频率提高50%以上，功耗延迟积仅为后者的1/5到

3、1/6，器件的封装密度提高50%。,.,何为应变硅,所谓的应变硅简单来说就是指一层仅有几纳米厚度的超薄应变层，利用应变硅代替原来的高纯硅制造晶体管内部的通道，如此一来，可以让晶体管内的原子距离拉长，从而实现单位长度上原子数目减少的目的。当电子通过这些区域时所遇到的阻力就会减少，从而提高了晶体管性能。,.,应变硅技术的分类,在MOSFET沟道里形成应变的方式很多，可通过工艺步骤、材料上自然晶格常数的差异以及封装等方式来实现。 从应变的作用面积可分为全局应变(又称双轴应变)与局部应变(又称单轴应变)。 根据施加的应力种类可分为张应变与压应变。 在SiGe衬底上生长Si层，形成张应变；在Si衬底上生

4、长SiGe层，形成压应变。,.,双轴应变和单轴应变,双轴应变或称全局应变，是指在整个圆片都进行生长应变硅层，不同的沟道位置具相同的应力大小和方向。 单轴应变即是局部应变，是指通过一些技术仅在沟道处引入应力的方法。,下图显示了两种应力器件的结构。 图(a) 是双轴张应力器件的结构示意图，应变 Si层外延生长在弛豫SiGe衬底上，由于两种材料的晶格失配，在Si层中产生双轴张应力。 图 (b)是单轴压应力器件的结构示意图，器件源漏区是外延生长的SiGe材料，这样沿着沟道方向引入单轴压应力。,.,双轴应变和单轴应变,硅基CMOS电路还受到迁移率不匹配的影响，在Si材料中，空穴迁移率仅仅是电子迁移率的1

5、/3左右。然而，双轴应力使得 pMOS器件性能的提高仍然远低于 nMOS器件性能的提高。这种性能提高上的差异以及双轴应力器件结构需要采用SiGe衬底的缺陷使得双轴应力工艺在 CMOS集成电路中的应用受到限制。 对PMOS而言，为了提高载流子的迁移率需要在沟道中引入压应力而对NMOS而言，需要引入张应力。采用“局部”应力方法可以采用不同的技术在P管和N管分别引入它们所需要的应力，同时提高NMOS管和PMOS管的载流子的迁移率。,.,在弛豫的 衬底上淀积硅薄膜时，由于Si的晶格常数小于 合金的晶格常数，Si/SiGe薄膜中存在晶格失配，Si薄膜在平行衬底的方向受到张应力，晶格被拉伸从而形成应变Si

6、层。,双轴应变硅晶格结构,上图为普通的硅晶元架构，右为采用应变硅技术的硅晶元架构，可以看出通过强迫硅晶格稍作伸展可以提高晶体管的宽度。,.,异质结能带结构,Si1-xGex,薄膜淀积在Si衬底上，薄膜在平行于衬底方向受到压应力。此时电子势阱和空穴势阱都处在SiGe层中，这种能带称之为型量子阱。SiGe薄膜的价带突变量明显，与之相比导带突变量非常小，因此这种结构比较适用于P型MOSFET。,第一类能带调整：体Si (弛豫)上的应变 Si0.7Ge 0.3,.,异质结能带结构,应变Si与弛豫SiGe层相比，既有大的导带突变量，又有大的价带突变量，电子势阱和空穴势阱处在不同的层中，导带突变量处于应变

7、硅中，价带突变量集中于锗硅层，形成型量子阱。型量子阱由于导带和价带的能带的突变量都比较大，电子和空穴的迁移率都有所增强，因而应变Si/SiGe在CMOS工艺中既可做N型也可做P型器件。,第二类能带调整：体Si0.7Ge 0.3 (弛豫)上的应变Si,.,应变硅MOSFET迁移率的增强机理,电子迁移率：,迁移率增强的物理解释：,空穴迁移率：,其中是载流子运动的平均自由时间，它是散射几率p的倒数，m*为运动方向上的有效质量。应力增强载流子迁移率主要通过两个途径：减小有效质量，降低散射几率。,.,应变硅中电子的输运特性,在普通的体硅材料中，导带由六个简并能谷构成,这六个简并能谷分别有六个导带极值，等

8、能面为旋转椭球面，沿椭球长、短轴方向的有效质量分别为 和 。设MOSFET导电沟道沿100方向，其电导有效质量可写成：,.,对于生长在（001）晶面的应变硅MOSFET来说，由于张应力的作用，原有的六重简并能谷（6）的简并被解除，分为两组：两个能量降低的二重简并能谷（2）沿与沟道垂直的轴向；四个能量升高的四重简并能谷（4），沿与沟道平行的轴向。低能谷与高能谷之间能量差的经验值为0.6xeV（x为锗含量）。,应变硅MOSFET反型层中的导带等能面与能量分裂示意图,.,由于2的能量较低，被电子占据的几率较大，且其等能面的轴向垂直于导电沟道，电子的电导的面内有效质量为 （ ），所以应变硅MOSFET

9、沟道中电子的平均电导有效质量比体硅MOSFET的要小，并且2与4的能量差越大，载流子在这两组能谷上的浓度之差就越显著，平均电导有效质量也就越小，迁移率降低。,此外，由于能谷的分裂，减小了2和4谷间声子散射几率，电子散射几率下降，这也会造成电子迁移率的增加。,.,在普通硅MOSFET中，2和4之间存在一定的能量差，但在栅压比较小时，这个能量差并不是很显著。在应变硅MOSFET中，即使栅压很小，由于应力的作用，2和4之间也存在较大的能量差。所以，谷间散射减小，提高了电子的迁移率。,.,应变硅中空穴的输运特性,体硅材料中只有一个价带顶，轻、重空穴带都在此发生简并，空穴的电导迁移率主要受重空穴的影响；

10、当施加应变时，使得价带点简并发生分裂。 双轴应变使得轻空穴带上升，重空穴带下降，空穴首先占据轻空穴带，平均电导有效质量降低，其迁移率将得到较大提高。同时能 带分裂降低了自旋-轨道带的能量。 轻、重空穴能带之间的能量差被加大，通过增大各价带子能带之间的能量差，使得带间和带内散射减小，从而提高了面内的空穴迁移率。,.,与电子不同的是，应变硅中空穴的迁移率不仅与应力大小有关，并且与应力方式也有极其紧密的联系。 对于电子来说，单轴应力和双轴应力对迁移率影响的差异并不明显。 对于空穴来说，特别是当沟道中横向电场较大的情况下，单轴应力相对于双轴应力有较大的优势。 因此，双轴应力已越来越不能适应集成电路发展

11、的需要，单轴应力逐渐成为应变硅技术的主流。,.,价带中的子能带的能量与垂直于沟道的有效质量m直接相关： m越大，能级间的能量差越明显。 对于应变硅 MOSFET 中的空穴而言，有效质量 m由应力的作用方式决定。 在双轴张应力的作用下，轻空穴带（LH）具有较小的m，重空穴带（HH）具有较大的 m 。 与双轴张应力正好相反，单轴压应力作用下的 LH 具有较大的 m ，HH 具有较小的 m 。 因此，在双轴张应力 PMOSFET中，由于反型层势阱的作用，LH和HH的能量将产生不同程度的减小，由于LH 的 m小于HH的m，所以LH 的能量减小量ELH将大于HH的能量减小量EHH 。,.,对于双轴张应力

12、作用下的应变硅PMOSFET 来说，ELH的减小一方面将导致LH中空穴浓度的降低，使反型层中空穴的平均电导有效质量增大，另一方面，还会使子带间的散射几率增加。这些将使迁移率产生一定程度的降低，外加栅压越大，迁移率的降低幅度越明显； 与之相反，单轴压应力作用下的应变硅 PMOSFET 则不会受到能量量子化分布的影响。能量的量子化分布还会增强单轴压应力的作用，使LH与HH能量差进一步增大，在一定程度上使迁移率得到提高。,反型层势阱子能带在单轴压应力和双轴张应力作用下的能量分布,.,不同的应变类型和方向对迁移率的影响是不一样的。 对电子而言，通过能谷分裂，增加2 谷的电子分布，许多压力类型都可以增强

13、电子迁移率：如沟道平面内双轴和单轴张应力、平面外单轴压应力。 对空穴而言，沿沟道方向的单轴压应力对空穴迁移率的提升效果最好。下表总结了各个方向上能增强迁移率的应力类型，如果采用相反的应力类型，则会使迁移率退化。不同方向的应变增强迁移率效果差异也较大。,.,但是，迁移率不能无限增大，当应力增大到某个值时，迁移率增强将达到饱和。如图所示分别为应变硅基MOSFET的电子迁移率和空穴迁移率变化曲线。 图中可以发现载流子迁移率的提高于硅锗衬底的锗含量有强烈的依赖关系。电子迁移率在锗含量达到15%左右时基本达到饱和值，迁移率提高70%。空穴迁移率在锗含量达到30%左右时基本达到饱和，迁移率提高150%。,.,电子迁移率达到饱和，主要是因为此时几乎全部的导带电子都在能量较低的2能谷，再增加应力也不能对电子分布产生多大影响，有效质量降到极限，并且能谷分裂已经足够大，使谷间散射几乎被完全抑制，因此迁移率将达到饱和。 而且，当弛豫衬底中Ge含量大于40%时，迁移率反而可能降低，这是由于随着SiGe中Ge含量的增高，晶格失配将会越来越严重，在SiGe/应变硅界面将会产生大量的位错缺陷，这些缺陷将俘获电子成为带电中心，对电子的运动造成库仑散射，从而降低迁移率，使器件性能恶化。,.,综述,通过以上分析，应变 Si C