数字设计原理与实践第7章作业答案

1、第七章作业答案7.4 画出图7-4中所示的S-R锁存器的输出波形，其输入波形如图X7-2所示。假设输入和输出信号的上升和下降时间为0，或非门的传播延迟是10ns（图中每个时间分段是10ns）7.5 用图X7-4中的输入波形重作练习题7-5。结果可能难以置信，但是这个特性在转移时间比传输时间延迟短的真实器件中确实会发生。7.6 图7-34表示出了怎样用带有使能端的D触发器和组合逻辑来构造T触发器。请表示出如何用带有使能端的T触发器和组合逻辑来构造D触发器。解：对于带使能端的T触发器，EN=0时状态不变，EN=1时状态变化，列出D触发器的状态转换表可得：DQQ*EN0000010110111110

2、EN=DQ+DQ=DQ7.7 请指出如何使用带有使能端的T触发器和组合逻辑来构造J-K触发器。解：列出J-K触发器的状态转换表可得：QJKQ*EN0 000000100010110111110010101011101011101 1111 JK EN Q 00 01 11 1001EN=JQ+KQ7.18 分析图x718中的时钟同步状态机，写出激励方程、激励/转移表，以及状态/输出表（状态Q2Q1QO000111使用状态名AH)。解：激励方程：激励/转移表：Q2Q1Q0D2D1D0(Q2*Q1*Q0*)0001000010000101010110011000101011101101111110

3、11状态表：SS (S*)AEBACFDBECFGGHHD7.20分析图X720中的时钟同步状态机。写出激励方程、激励转移表，以及状态/输出表（状态Q1Q20011使用状态名AD）。解：激励方程： , 输出方程： 转移方程：转移表： 转移/输出表： 状态/输出表： XYQ1Q2000110110000100010010010001010001100101100110010EN1EN2XYQ1Q2000110110000,110,100,010,00101,011,001,011,01010,101,110,000,01111,000,011,001,0Q1*Q2*,ZXYS00011011AA

4、,1C,1A,0C,0BB,0D,0B,0D,0CC,1B,1C,0A,0DD,0A,0D,0B,0S*,Z7.44 画出一个具有2个输入lNlT和X以及1个Moore型输出Z的时钟同步状态机的状态图。只要INT有效，Z就一直为0。一旦1NlT信号无效，Z为0且应保持到：1 X在连续2个时钟触发沿上都是0；并且2) X在连续2个时钟触发沿上都是1（与这两种情况出现的顺序无关），然后Z的值才变为1，并且保持到INIT信号再次有效为止。要求画出整齐的状态平面图（即不要有交叉线）（提示：要求状态数不超过10）。解：状态表为：INIT XS00011011ZINITSX0X1INITSINITS0AX

5、0X00X1INITSINITS0BX1X0X11INITSINITS0CX00X00X001INITSINITS0DX11X110X11INITSINITS0EX001X00OKINITSINITS0FX110OKX11INITSINITS0GOKOKOKINITSINITS1HS*7.46 用D触发器设计一个时钟同步状态机，它的状态输出表如图x746所示。使用2个状态变量(Q1和Q2)，状态赋值为A=00，B01，C11，D=10。解：XS01ZABD0BCB0CBA1DBC0S*状态分配：A-00B-01C-11D-10XQ1Q201Z00011000111010110100110011

6、10Q1*Q2*(101102)状态/输出表： 转移/激励表：可得：用JK触发器重做练习题7.46 。解：时钟同步状态机的状态/输出表和转移/激励表如上题所示，得到JK触发器的设计过程如下：Q1Q2X00111001dd11ddJ1 Q1Q2X000111100dd111dd1K1 Q1Q2X0001111001dd11dd1J2 Q1Q2X000111100dd1d1dK1 J-K触发器的应用表： 激励表：XQ1Q201Z000d,1d1d,0d0011d,d00d,d0010d1,1dd0,1d011d1,d0d1,d11J1K1 , J2K2QQ*JK000d011d10d111d07.21 ( d )WXYZ0001111000A/DAAC/D01AACC11AACC10AACC WXYZ0001111000B/CA/CAB01BAAB11BAAB10BAABstateA: doublecovered stateB: doublecovered WXYZ0001111000BCC01D