触发器与时序逻辑电路

1、第12章 触发器与时序逻辑电路,12.1 双稳态触发器,12.2 时序逻辑电路分析,12.4 计数器,12.3 寄存器,【知识要求】,了解时序逻辑电路的特点； 掌握触发器的电路结构与工作原理； 学会时序逻辑电路的基本分析方法。,具备数字集成块的识别与简单应用能力； 具有常用测量仪表的使用能力； 具备线路板元件插装和焊接能力。,【能力要求】,根据触发器电路结构特点,根据触发器逻辑功能不同,时序逻辑电路分同步和异步时序逻辑电路,12.1 双稳态触发器,12.1.1基本RS触发器的电路结构和动作特点,电路结构,输入端,输出端,1态与0态,称为1态,称为0态,现态与次态,1,逻辑功能,复位端,触发器原

2、态为1,触发器次态为0,触发器原态为0,1,0,0,0,1,1,0,0,触发器原态为1,触发器次态为1,触发器原态为0,1,0,1,1,0,1,1,置位端,0,触发器原态为1,触发器次态为1,触发器原态为0,1,0,1,0,1,1,0,触发器次态为0,这种状态是触发器工作的非正常状态，是不允许出现的。,RS触发器的特性表,逻辑符号,工作波形,置0,保持,保持,置1,置0,置1,不定,或非门组成的基本RS触发器,置1端(置位端),置0端(复位端),或非门组成的基本RS触发器的特性表,记忆,置1,置0,不可用,12.1.2主从RS触发器及主从JK触发器,1.主从RS触发器,主、从触发器CP脉冲相反

3、,从触发器,主触发器,当CP=1时 CP=0,主触发器工作 从触发器被封锁,RS确定主触发器状态 从触发器保持状态不变,1,0,当CP从1变到0,主触发器被封锁 状态不变,从触发器接收主触发器输出端状态， 从触发器的状态变化,特性表,表示延迟,脉冲下降沿到来状态变化,记忆（保持）,符号,特征方程,约束条件,状态转换图,0,1,R=0 S=,R=0 S=1,R=1 S=0,R= S=0,波形图,Q,1.主从RS触发器,主、从触发器CP脉冲相反,从触发器,主触发器,特性表,脉冲下降沿到来状态变化,保持,符号,记忆（保持）,置0,置1,翻转,特征方程,状态转换图,0,1,J= K=0,J=1 K=,

4、J= K=1,J=0 K=,波形图,Q,12.1.3D触发器,主触发器,从触发器,特性表,脉冲上升沿到来状态变化,符号,特征方程,状态转换图,0,1,D=1,D=1,D=0,D=0,波形图,Q,12.2 时序逻辑电路分析,12.2.1 时序电路的基本分析方法,写方程,求状态方程,进行计算,画状态图、列状态表、画时序图,功能说明,12.2.2时序逻辑电路分析举例,1.写出方程,时钟方程：各触发器的触发时钟是相同的,输出方程：,分析时序逻辑电路。,2.求状态方程,将驱动方程代入JK触发器特征方程,得触发器状态方程,驱动方程,3.进行计算，列状态表,4.画状态图和时序图,有效状态与有效循环,无效状态

5、与无效循环,能自启动：在时序逻辑电路中，虽然存在无效状态，但他们没有形成循环，这样的时序电路叫能自启动的时序电路。,不能自启动：若有无效状态存在，它们之间又形成了循环，这样的时序电路被称之为不能自启动的时序电路。本例电路就不能自启动。,分析时序逻辑电路。,1.写出方程,时钟方程：CP0CP2CP，CP1,2.求状态方程,将驱动方程代入JK触发器特征方程,得触发器状态方程,驱动方程,3.进行计算，列状态表,4.画状态图和时序图,CP,Q0,Q1,Q2,12.3 寄存器,12.3.1数据寄存器,输入,输出,12.3.2移位寄存器,串行输入,串行输出,1,1,1,0,控制寄存器的功能,异步清零端,右

6、移数据输入端,左移数据输入端,12.3.3移位寄存器,74LS194功能表,12.4 计数器,按计数值的增减,按时钟脉冲输入,按计数容量,12.4.1二进制计数器,由JK触发器组成的异步二进制加法计数器,当J、K=1时，具有计数功能，每来一个脉冲触发器就翻转一次.,每来一个 CP翻转一次,当低位触发器输出由1变 0 时翻转,四位二进制加法计数器的状态表,四位二进制加法计数器的工作波形图,Q3,Q0,Q1,Q2,2分频,4分频,8分频,16分频,12.4.2十进制计数器,由JK触发器组成的8421码十进制加法计数器,第1位触发器J0=K0=1，FF0翻转受输入的计数脉冲控制。,第3位触发器J2=

7、K2=1，FF2翻转受FF1控制。,第4位触发器J3 =Q1Q2，CP3 =Q0 。当Q1=Q2=1且Q0由10时，FF3才翻转。而Q2=Q1=Q0=1是第7个脉冲状态，当第8个脉冲的下降沿到来时，Q0由10，FF3翻转，由01。,十进制计数器的状态表,十进制加法计数器的工作波形图,1.集成二进制计数器74LS161、74LS163,异步清零端,同步置数端,TT=TP=1 计数,进位端,12.4.3集成计数器及其应用,74LS161功能表,74LS163具有同步清零功能。其余功能与74LS161相同。,74LS160当计到1001时C1，其余功能与74LS161相同。,3.二-五-十进制异步加

8、法计数器74LS290,置9端,R9（1 ） =R9（2）=1 输出为1001,置0端,R9（1 ）R9（2）=0 R0（1 ）= R 0（2）=1 输出为0000,2.集成二进制计数器74LS160,R9（1 ）R9（2）=0 R0（1 ） R 0（2）=0 计数,QD、QC、QB 、QA为8421码十进制计数状态输出端,QA 、QB 、QC 、QD为5421码十进制计数状态输出端,2.集成计数器的应用,异步清零法:异步清零法适用于具有异步清零端的集成计数器。只要异步清零端出现清零有效信号，计数器便立即被清零。因此，在输入第N个计数脉冲CP后，通过控制电路产生一个清零信号加到异步清零端上，使

9、计数器回零，则可获得N进制计数器。,74LS161异步清零法组成的七进制计数器, ,1,同步清零法: 同步清零法适用于具有同步清零端的集成计数器。与异步清零不同，同步清零输入端获得有效信号后，计数器并不能立即清零，只是为清零创造条件，还需要再输入一个计数脉冲CP，计数器才能被清零。因此利用同步清零端获得N进制计数器时，应在输入第N-1个计数脉冲CP时，同步清零输入端获得清零信号，这样，在输入第N个计数脉冲CP时，计数器才被清零，从而实现N进制计数器。,74LS163同步清零法组成七进制计数器, ,1,异步预置数法:异步预置数法适用于具有异步预置端的集成计数器。和异步清零一样，异步置数与时钟脉冲没有任何关系，只要异步置数控制端出现置数有效信号时，并行输入的数据便立即被置入计数器的输出端。因此，异步置数控制端先预置一个初始状态，在输入第N个计数脉冲CP后，通过控制电路产生一个置数信号加到置数控制端上，使计数器返回到初始状态，即可实现N进制计数器。,同步预置数法:同步预置数法适用于具有同步预置数