计算机组成原理第八章课后部分答案解析

1、8.1 CPU有哪些功能？ 画出其构成框图，简单说明各部件的作用。解： CPU的主要功能是执行存储在主存储器中的程序即机器指令。 CPU是控制器和运算器。ALU :实现修正算逻辑运算寄存器：存储操作数CU :发出各种操作指令序列的控制单元中断系统：处理异常和特殊要求8.2什么是指令周期？ 指令周期有固定值吗？ 为什么？解：指令周期：撷取并执行一个指令所需的时间。由于在计算机中执行各种指令所需的时间大不相同，因此，即使在进行同步控制的设备中，每个指令的指令周期长度也不一致，即，指令周期对于每个指令不是恒定值，以便提高CPU的工作效率。画出8.3指令周期的流程图，分别说明图中各子周期的作用。解：指

2、令周期流程图取回周期：取回指令剔除周期：取有效的地址执行周期：取操作数(指令为访问指令时)中断循环：保存程序中断点假设这些部件位于8.4cpu中： PC、IR、SP、AC、MAR、MDR和CU。(1)描绘简洁地址指定完成后的读取指令“LDAX”(将某地址单元的内容读入AC )的数据流(从读取指令开始)。(2)描绘中断周期的数据流。解： CPU中的数据路径结构方式有直接连接、单总线、双总线、三总线等形式，目前多采用总线结构，直接连接方式仅适用于结构特别简单的设备。以下，以单总线形式连接各部件。 方框图如下所示。(1)LDAX指令周期数据流程图；(2)中断循环的流程图如下所示8.7什么是系统并行性

3、？ 粗粒度并行和细粒度并行有什么区别？解：并行性：包括并发性和并发性。 并发是指两个或多个事件同时发生，并发是指两个或多个事件同时发生。 即，只要在同一时刻或同一时间段完成两个以上性质相同或性质不同的功能，在时间上相互重叠，就存在并行性。粗粒度并行是指多个处理器分别执行多个过程并且多个处理器协同地完成合成一个程序，实现一般的算法。细粒度并行是指处理器的指令级和操作级的并行性。8.8什么是指令流水？ 描绘指令二次流水和四级流水的示意图。 哪个比较多为什么能提高处理器的速度？解：指令流水：指将一个指令的执行过程分为n个操作时间进行粗略化在同一阶段，每个阶段都在一个独立的功能部件上执行，因此n个部件

4、可以同时执行n个指令的不同阶段，从而大大提高了CPU的吞吐量。指令二次流水和四级流水的示意图如下所示二次指令流水示意图四级指令流水示意图季流水可以加快处理器的速度设IF、ID、EX、WR各阶段的时间为t，则连续执行n条指令在采用二次流水线的情况下，时间为4t (n-1)2t=(2n 2)t采用四级流水线时，时间为4t (n-1)t=(n 3)t可知在n-1的情况下，由于n 32n 2的四级流水线比二级流水线花费更多时间，因此能够提高处理机的速度。以8.10管线中的几个数据相关为例进行说明。解： (1)写完再读(2)读写相关(3)写后写相关8.15什么是中断？ 在修订中断系统时应该考虑的主要问题

5、是什么？解：中断：发生需要时，CPU暂停当前程序的执行，执行处理新状况的程序和执行过程。 也就是说，在程序执行中，发生了系统必须由CPU立即处理的状况时，CPU暂时中止程序的执行，处理这个新状况的过程称为中断。修订中断系统时需要解决的问题：(1)各中断源如何向CPU发出中断请求(2)如果同时向两个中断源发出中断请求，则中断系统如何确定优先应答接受哪个中断源的要求(3)CPU在何种条件下、何时以何种方式对中断进行应答(4)CPU应答中断后如何保护现场(5)CPU在应答中断后，如何停止原程序的执行并切换到中断服务程序的条目地址(6)中断处理结束后，CPU如何返回现场，如何返回原程序的中断。(7)中

6、断处理中产生新的中断请求，CPU应该如何处理。在8.17中断系统中，INTR、INT、EINT三个触发器分别如何工作？解： INTR中断请求触发器。 登记从中断源发出的随机中断请求信号，向CPU查询中断和中断队列判断线路提供稳定的中断请求信号。EINT中断许可触发，CPU中断总开关。 EINT=1时表示允许中断(on中断)，EINT=0时表示禁止中断(off中断)。 可以通过on、off中断等命令设定该状态。INT中断标志触发是控制器顺控系统中周期状态分配电路的一部分，表示中断周期标志。 INT=1时，进入中断循环，执行中断消隐指令的操作。8.18什么是中断隐藏指令，有什么样的功能？解：中断隐

7、藏指令： CPU应答中断后，经过某种操作，转移到中断服务程序的执行。 这些操作是通过硬件直接实现的功能： (1)保存断点(2)暂时不允许中断(3)调出中断服务程序8.21 CPU在中断处理中有多种方法可以找到中断服务程序的入口地址？ 举例说明。解： (1)硬件向量法(2)软件查询法8.24所有的a、b、c、D4个中断源，按其优先顺序从高到低的顺序按ABCD的顺序排列。 如果中断服务程序的执行时间是20s，则描绘中断源从下图所示的时间轴请求中断的时刻，CPU执行程序的轨迹。解： a、b、c、d的响应优先级为处理优先级。 CPU执行程序的轨迹图如下所示。在具有8.25个中断源的机器中有5个中断源L0、L1、L2、L3、L4。按照中断应答的优先顺序从高到低的顺序为L0L1L2L4，请求现在将中断处理顺序变更为L1L4L2L0L3。解：各中断源的屏蔽状态如下表所示中断源屏蔽字01234I010010一一11111I210110I300010I410111表中：掩码位=1，表示掩码的屏蔽位=0表示中断开放。8.26某机具备a、b、c 3台设备，其优先顺序按ABC的顺序排列，为了改变中断处理顺序，这些中断掩码字设定如下。设备屏蔽字a乙c11101