7、组合逻辑电路.ppt

1、1,第七章 组合逻辑电路,软件学院 侯刚,2,主要内容,7.1 逻辑门 7.2 小规模组合逻辑电路 7.3 常用组合逻辑部件的功能分析 7.4 常用中规模集成器件实现组合逻辑函数 7.5 组合逻辑电路中的冒险现象,3,7.1 逻辑门,一、基本逻辑门 逻辑门是实现基本逻辑关系的基本单元电路,它实际上是一种信号控制电路。 基本的逻辑门有与门、或门和非门，分别用来实现与逻辑、或逻辑和非逻辑关系。其他逻辑门是这三种逻辑门的复合。,4,7.1 逻辑门,复合逻辑门的逻辑函数式和逻辑符号,5,7.1 逻辑门,对于一个电路实现的是何种逻辑关系，可以按 照以下步骤进行判断： 根据输入信号的各种状态可能，分别得出

2、信号的状态。 把输入信号作为逻辑变量(又称输入变量)，输出信号作为逻辑函数(又称输出函数)，然后对于信号的状态高电平用逻辑1表示，低电平用逻辑0表示，列出电路所对应的真值表。 根据真值表写出逻辑函数表达式(又称输出函数表达式)，从而得出电路所实现的逻辑关系。,6,7.1 逻辑门,二、分立元件门电路 早期的逻辑门是采用电容、电阻、二极 管、三极管等分立元件构成。,正逻辑,负逻辑,7,7.1 逻辑门,1、二极管与门电路,电路,逻辑符号,工作波形,8,7.1 逻辑门,2、二极管或门电路,电路,逻辑符号,工作波形,9,7.1 逻辑门,3、三极管非门电路,电路,逻辑符号,工作波形,10,7.2 小规模组

3、合逻辑电路,依据电路所含逻辑门的数目可分为： 小规模逻辑电路(110个逻辑门) 中规模逻辑电路(10100个逻辑门) 大规模逻辑电路(1001000个逻辑门) 超大规模逻辑电路(大于1000个逻辑门) 依据逻辑功能特点的不同大致可分为： 组合逻辑电路(简称组合电路) 时序逻辑电路(简称时序电路),11,7.2 小规模组合逻辑电路,组合逻辑电路在逻辑功能上的特点：这种电路 任何时刻的输出仅仅取决于该时刻的输入信号，而 与这一时刻输入信号作用前电路原来的状态没有任 何关系，也就是说这种电路没有记忆功能。这样决 定了组合逻辑电路在电路结构上有以下特点： 主要由逻辑门组成，其中不包含有存储信息的记忆元

4、件； 只有输入到输出的单向通路，而没有输出到输入的反馈回路。,12,7.2 小规模组合逻辑电路,组合逻辑电路：输入信号X1、X2、Xn是二值 逻辑变量，输出信号F1、F2、Fn是二值逻辑 函数，输出与输入之间的关系可用m个逻辑式来描 述： F1= f1(X1、X2、Xn) F2= f2(X1、X2、Xn) Fm= fm(X1、X2、Xn),13,7.2 小规模组合逻辑电路,一、小规模组合逻辑电路的分析 为了研究给定组合电路的逻辑功能，就需要对 该电路进行分析，找出电路输出与输入之间的逻辑 关系。小规模组合逻辑电路分析一般步骤为： 根据给定组合电路的逻辑图，从输入端开始，根据每个逻辑门的基本功能

5、逐级向后递推，推导出输出端的逻辑函数表达式； 简化逻辑函数，求出最简逻辑函数，列出真值表；描述电路的逻辑功能。,14,7.2 小规模组合逻辑电路,例7-1,15,7.2 小规模组合逻辑电路,例7-2,16,7.2 小规模组合逻辑电路,二、小规模组合逻辑电路的设计 组合电路的设计就是依据逻辑功能的要求及器 件的资源情况，设计出能实现该功能的最佳电路。 一般设计步骤： 将逻辑功能要求抽象成真值表的形式。 根据真值表写出逻辑函数表达式，通常要将函数简化为最简与或表达式。 根据所采用器件类型进行适当的函数表达式变换。 根据函数表达形式画逻辑图。,17,7.2 小规模组合逻辑电路,例题讲解：某汽车驾驶员

6、培训班进行结业考试，有 三名评判员，其中A为主评判员，B和C为副评判员。 评判时，按少数服从多数原则，但主评判员认为合 格，亦可通过。试用与非门构成的逻辑电路实现此 评判规定。,解：第一步，列出真值表,18,7.2 小规模组合逻辑电路,第二步，根据真值表画出卡诺图，写出输出F 的最简与或表达式。,19,7.2 小规模组合逻辑电路,第三步，将逻辑式转换为与非与非的形式。 第四步，用与非门构成实现此逻辑函数的逻辑图。,20,7.2 小规模组合逻辑电路,例 试设计一位半加器和一位全加器。 解：一位半加器：只考虑2个1位二进制数A，B相 加，不考虑低位来的进位数据的相加。 异或门具有半加器求和的功能，

7、与门具有进位功能。,21,7.2 小规模组合逻辑电路,一位全加器：两个二进制数相加，要考虑低位向本 位的进位数，实现一位全加的电路称为一位全加器。,22,7.2 小规模组合逻辑电路,23,7.3 常用组合逻辑部件的功能分析,在数字系统中，常用的组合逻辑部件有全加 器、编码器、译码器、数据选择器、比较器等。由 于这些组合逻辑部件经常使用，所以均有中规模集 成器件(MSI)产品，并且可以提供类型齐全(TTL电 路、CMOS电路、ECL电路等)的芯片供用户使用， 因此直接使用中规模集成器件进行逻辑设计是一种 方便而有效的方法。在使用中规模集成器件进行设 计时，重点在于掌握整个器件的逻辑功能，及器件

8、的外特性，从而正确使用这些器件，充分发挥其逻 辑功能。作为用户来说，对于中规 模集成器件内部 逻辑实现的细节，只作一般了解即可。,24,7.3 常用组合逻辑部件的功能分析,一、全加器,将n个一位全加器串接起来,25,7.3 常用组合逻辑部件的功能分析,全加器的功能扩展：集成全加器最多为4位 ,如果要 构成8位或者更多位的加法器就必须由多片4位全加 器串接而成。,26,7.3 常用组合逻辑部件的功能分析,二、编码器 编码器是将具有特定意义的信息编成若干位二 进制代码的组合逻辑电路。 用n位二进制代码来对m个信号进行编码，故称为m 线n线编码器，且m与n之间应满足关系2nm。,27,7.3 常用组

9、合逻辑部件的功能分析,1、简易编码器,由拨盘和与非门构成的8421BCD码编码器,28,7.3 常用组合逻辑部件的功能分析,采用拨盘输入，拨盘指针所指向的输入端为 逻辑0，悬空的输入端为逻辑1。,29,7.3 常用组合逻辑部件的功能分析,2、优先编码器 在许多实际应用中，编码器的输入端可能同时 收到几个信号，这时就要求按预先规定的优先次序 编码输出。完成这种功能的编码器称为优先编码器。 常用的优先编码器有8线3线(74LS148、 CT54LS148等)，10线4线8421BCD优先编码器 (74LS147、CT54LS147、CC40147等)。,30,7.3 常用组合逻辑部件的功能分析,器

10、件管脚描述,31,7.3 常用组合逻辑部件的功能分析,8线3线优先编码器74LS148真值表,32,7.3 常用组合逻辑部件的功能分析,编码器的功能扩展 采用2片74LS148将8线3线优先编码器扩展 为16线4线优先编码器。,33,7.3 常用组合逻辑部件的功能分析,三、译码器 译码是编码的逆过程，是将输入的每组二进制 代码译为一个特定的输出信号。完成译码功能的组 合逻辑电路称为译码器。 有n个输入端，m个输出端 m与n之间满足条件：,34,7.3 常用组合逻辑部件的功能分析,1、二进制译码器 将n位输入变量构成的二进制代码译成 个不 同输出信号。 主要产品： 3线8线译码器(74LS138

11、、CE10161、CC74HC138等)； 4线16线译码器(74154、CC4515、CC74HC154等)。,35,7.3 常用组合逻辑部件的功能分析,3线8线译码器,36,7.3 常用组合逻辑部件的功能分析,3线8线译码器74LS138真值表,37,7.3 常用组合逻辑部件的功能分析,2、二十进制译码器 二十进制译码器是将8421BCD码译为10个不 同的输出。也称4线10线译码器。如CT74LS42 、CT5442等。,38,7.3 常用组合逻辑部件的功能分析,二十进制译码器74LS42真值表,39,7.3 常用组合逻辑部件的功能分析,3、显示译码器 在数字技术中，经常需要把测量或运算

12、的结果用十进制数码显示出来。实现这种功能的逻辑电路称为数码显示电路。 数码显示电路主要由显示译码/驱动器和数码显示器组成。 应用最广泛的显示器件是LED七段数码管，通常有共阴极和共阳极两种 。 常用的共阳显示器有BS204、BS206等，共阴显示器有BS201、BS203等。,40,7.3 常用组合逻辑部件的功能分析,41,7.3 常用组合逻辑部件的功能分析,显示译码/驱动器是用来驱动数码显示器件的中规模集成器件。 驱动共阴极LED的典型产品有74LS48、74LS248、CC14513、CT5448等。 驱动共阳极LED的典型产品有74LS47、74LS247等。 这些产品一般都带有驱动器，

13、可直接驱动LED数码管进行数字显示。,42,7.3 常用组合逻辑部件的功能分析,不管其他输入是什么状态，,全为1,，用于检测数码管是否正常。,43,7.3 常用组合逻辑部件的功能分析,BCD七段显示译码器的真值表,44,7.3 常用组合逻辑部件的功能分析,四、数据选择器 数据选择器简称MUX，又称多路选择器或多路开关。 功能：在选择输入或称“地址输入”信号的作用下，从多个数据输入通道中选择某一通道的数据传至输出端。 它是一个多输入、单输出的组合逻辑部件。,数据分配器与数据选择器,45,7.3 常用组合逻辑部件的功能分析,46,7.3 常用组合逻辑部件的功能分析,当选择器输入地址为n位时,47,

14、7.3 常用组合逻辑部件的功能分析,数据选择器的应用举例：并/串行转换器,48,7.3 常用组合逻辑部件的功能分析,五、数据比较器 数据比较器是一种将两个n位二进制数进行比 较，并判决其大小关系的逻辑电路。,49,7.4 采用中规模集成器件实现组合逻辑函数,如果需要实现的逻辑函数表达式与某种中规模集成器件的逻辑函数表达式形式上完全一致，则使用这种器件最方便。 如果需要实现的逻辑函数其变量数比中规模集成器件的输入变量少，则只需将中规模集成器件的多余输入端作适当的处理(固定为1或固定为0)。 如果需要实现的逻辑函数其变量数比中规模集成器件的输入变量多，则可通过将中规模集成器件进行扩展的方法来实现。

15、,50,7.4 采用中规模集成器件实现组合逻辑函数,一、利用译码器来实现组合逻辑函数 例 利用译码器实现一组多输出函数 解 ：第一步 选取相应器件 这是一组3变量的多输出函数，因此可选用38线 译码器。,51,7.4 采用中规模集成器件实现组合逻辑函数,第二步 将输出函数写成最小项标准型，并进行相 应变换。,52,7.4 采用中规模集成器件实现组合逻辑函数,第三步 函数对比实现 将输入变量A、B、C加到译码器的地址输入端 A2、A1、A0，利用译码器的输出附加与非门，就 可以实现逻辑函数F1、F2、F3。,53,7.4 采用中规模集成器件实现组合逻辑函数,二、利用数据选择器来实现组合逻辑函数

16、存在下列三种情况： 1、实现函数变量数小于数据选择器地址输入变量数。 处理方法：将所需实现函数的变量接至数据选择器的低 位地址输入端，而其高位地址接固定“0”电平。 具体实现方法： (1) 代数式对比法 (2) 卡诺图对比法,54,7.4 采用中规模集成器件实现组合逻辑函数,例题讲解：试用8选1数据选择器来实现两变量逻辑 函数,55,7.4 采用中规模集成器件实现组合逻辑函数,2、函数变量数等于数据选择器地址输入变量数 处理方法：将所需实现函数的变量接至数据选择器 的地址输入端，将1或0接至数据选择器相应的数据 输入端。 例题讲解：用8选1数据选择器实现三变量函数,56,7.4 采用中规模集成

17、器件实现组合逻辑函数,3、函数变量数(m)大于数据选择器地址数(n) 处理方法有两个：其一是将地址变量数为n的数据 选择器扩展为地址变量数为m的数据选择器，然后 再按照第二种情况的处理方法来实现逻辑函数。其 扩展方法参见数据选择器的功能扩展；其二是采用 降维图法。,57,7.4 采用中规模集成器件实现组合逻辑函数,卡诺图中的变量数称为该图的维数。如果把某些变 量也作为卡诺图小方格内的值，则会减少卡诺图的 维数。这种卡诺图称为降维卡诺图，简称降维图。 作为降维图小方格中值的那些变量称为记图变量。 例题讲解：试用4选1数据选择器实现四变量逻辑函 数 F=m(0，1，5，6，7，9，10，14，15),58,7.5 组合逻辑电