半导体器件物理-MOSFET4.ppt

1、西安电子科技大学 XIDIDIAN UNIVERSITY 第四章 MOS场效应晶体管 MOSFET频率特性和CMOS开关,2020/8/3,1,场效应器件物理,4.2 MOSFET 本节内容,MOSFET等效电路 频率限制因素 NMOS开关 CMOS电路,2020/8/3,2020/8/3,3,4.2 MOSFET 等效电路概述,等效电路是器件模型的一种形式，用于器件的仿真 仿真：利用电路仿真软件围绕器件建立电路的IV关系，对电路进行仿真验证，仿真是一数学求解的过程 仿真时，无真正的器件，元器件要用模型和模型参数来替代 模型：反映器件特性，可采用数学表达式、等效电路等形式 常用模型：等效电路模

2、型 模型参数：描述等效电路中各元件值所用的参数。,2020/8/3,4,4.2 MOSFET MOSFET等效电路：等效元器件,源极串联电阻,栅源交叠电容,漏极串联电阻,栅漏交叠电容,漏-衬底pn结电容,栅源电容,栅漏电容,跨导,寄生参数,本征参数,G-S：Cgs，Cgsp，rs； G-D：Cgd，Cgdp ，rd； Cgs,Cgd: 体现了栅和源、漏附近的 沟道电荷间的相互作用 线性区： Cgs Cgd (CoxWL)/2 饱和区： Cgd 0, Cgs2 (CoxWL)/3 Cgsp,Cgdp:交叠电容 D-S：gm ， Id gmVgs Cds：漏-衬底pn结电容 （DB结势垒电容BS结

3、势垒电容）,2020/8/3,5,4.2 MOSFET 完整的小信号等效电路,共源n沟MOSFET小信号等效电路（VBS=0）,总的栅源电容 Cgs+Cgsp,总的栅漏电容 Cgd+Cgdp,rds：沟道电阻， 沟道电导的倒数,4.2 MOSFET 模型参数,模型参数：描述等效电路中各元件值所用的参数。 与IDS相关的模型参数：W，L，KP(ucox)，LAMBDA 与VT相关的模型参数：VT0，GAMMA， PHI 与栅相关的三个电容参数：CGD，CGS，CGB,2020/8/3,6,4.2 MOSFET 模型和模型参数特点,随着沟长的缩短，短沟窄沟效应凸现，IV公式和阈值电压公式都需修正，

4、模型的发展级别特别多，模型也越来越复杂。 最简单的模型： LEVEL1 适合长沟道器件，均匀掺杂的预分析，用作手工计算 相对复杂的模型： LEVEL3 经验模型，公式简单, 模拟效率高。包括一些短沟道效应，适合于0.8um以下器件 目前计算机常用仿真模型 BSIM3 （Berkly Short-channel IGET Model LEVEL ，47、49） 基于物理模型，而不是经验公式。 在保持物理模型的基础上改进精度和计算效率，适用于不同的尺寸范围。 尽可能减少器件模型参数（BSIM2 60个，BSIM3 33个）,2020/8/3,7,2020/8/3,8,4.2 MOSFET MOSF

5、ET频率限制,MOSFET可作为放大器件，工作频率能不能无限大？ MOSFET存在很多电容，包括本征电容和寄生电容 输入工作频率不同，器件电容的容抗不同 频率太高，器件输出可能无法响应输入的变化，器件的特性变 差，甚至无法实现放大。,2020/8/3,9,4.2 MOSFET MOSFET频率限制因素,限制因素2：栅电容充放电需要的时间 截止频率fT：器件电流增益为1时的频率,限制因素1：沟道载流子的沟道渡越时间,沟道渡越时间通常不是主要频率限制因素,2020/8/3,10,4.2 MOSFET 电流-频率关系,负载电阻,输入电流,输出电流,密勒效应： 将跨越输入-输出端的电容等效到输入端，C

6、值会扩大（1K）倍，K为常数,共源连接的NMOS：输入端GS，输入电流Ii，即栅压对MOS电容 的充放电电流；输出端DS，输出电流Id,2020/8/3,11,4.2 MOSFET 含有密勒电容等效电路,输入电流公式： 米勒电容对MOSFET输入阻抗的影响： 使输入阻抗减小,2020/8/3,12,4.2 MOSFET 截止频率推导,2020/8/3,13,4.2 MOSFET 提高频率特性途径,提高迁移率（100方向，工艺优质） 缩短L 减小寄生电容,2020/8/3,14,4.2 MOSFET 开关原理,共源连接的MOS开关相当于一个反相器 VIN=VDD，NMOS导通，稳态时MOSFET

7、处于深线性RonRL,VOUT=VDD; 反相器电路 NMOS工艺：耗尽型NMOS作为负载，直流功耗大 CMOS工艺：增强型PMOS作为负载，即CMOS反相器（均为增强性器件）,4.2 MOSFET CMOS导向器,CMOS（Complentary 互补CMOS） n沟MOSFET与p沟MOSFET互补 实现低功耗、全电平摆幅 数字逻辑电路的首选工艺 阱：局部衬底,P阱,4.2 MOSFET CMOS导向器,NMOS高导通(VIN=VDD )，PMOS低导通(VIN=0) VIN=VDD，VGSN=VDDVTN，NMOS导通 VIN=0，VGSP=-VDDVTP，PMOS导通,4.2 MOSF

8、ET CMOS,t1时刻，Vout初=0。Vi1到0, PMOS导通，VSD始=VDD，有ID对CL充电，随着充电 的进行，VOut上升，VSD下降，脱离饱和区后，ID减小，直到VSD0，ID0 ，VOut VOH=VDD，充电完成。随后，Vin维持低，静态,ID0。 t2时刻， Vi0到1, nMOS导通，VDS始=VDD，有ID，CL通过NMOS放电，随着放电的 进行，Vout下降，VDS下降，脱离饱和区后，ID减小，直到VSD0，ID0 ，VOut VOL=0，放电完成。随后，Vin维持高，静态,ID0。,CMOS如何实现低功耗，全电平摆幅？ CLT：输出端对地总电容(下一级负载C、引线

9、C、 NMOS和PMOS的漏衬PN结C),4.2 MOSFET CMOS反相器,2020/8/3,18,全电平摆幅：VOH- VOL=VDD-0=VDD 静态功耗：充放电完成后电路的功耗，近似为零， 静态时一管导通，另一管截止，不存在直流通路 动态功耗：输入高低电平转换过程中的功耗。 对CLT充放电的功耗 + N、P两管同时导通时的功耗 减小寄生电容，减小高低电平转换的时间,开关时间：输出相对于输入的时间延迟，包括导通时间ton和关断时间toff 载流子沟道输运时间，（本征延迟） 输出端对地电容的充放电时间。（负载延迟） 提高开关速度途径（降低开关时间）： 减小沟长L（L5um,开关速度由负载延迟决定） 减小对地总电容：引线电容、NOMS PMOS的DB间PN结电容等寄生电容 增加跨导，提高充放电电流。（跨导和I都正比于增益因子）,2020/8/3,19,4.2 MOSFET 开关时间,2020/8/3,20,4.2 MOSFET C