第4章 存储器.ppt

1、第4章 存 储 器,4.1 半导体存储器的分类 4.2读写存储器RAM 项目2：设计一个容量为4KB RAM存储器 4.3 只读存储器ROM 项目3：设计一个容量为8KB ROM存储器 4.4 存储器分配与存储器扩展技术 项目4：设计一个容量为16KB ROM和8KB RAM的存储器,4.1 半导体存储器的分类 要求与目的 了解储器芯片的性能指标。 了解储器芯片的基本概念。 掌握储器芯片的分类。,1. 存储器的概述 存储器（Memory）是计算机系统中的记忆设备，用来存放程序和数据。 计算机中的全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指

2、定的位置存入和取出信息。 按用途存储器可分为：,存储器,高速缓冲存储器(cache)(在CPU芯片内部),主存储器(内存) ( 半导体),辅助存储器(外存),硬盘（磁介质）,光盘（只读光盘、可擦除光盘）,移动硬盘、U盘,网络存储器,（通过网络线),CPU,cache,内存,磁盘控制器,以太网控制器,。 有了存储器，计算机才有记忆功能，才能保证正常工作。按用途存储器可分为主存储器（内存）和辅助存储器（外存）。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据就会丢失。,存储器的层次结构 目前计算机

3、系统中存储器组织具有典型的“CPU内部寄存器Cache内存外存”层次结构，它呈现金字塔型结构，越往上，存储器的速度越快，容量越小，CPU的访问频率越高，每位的造价越高，系统的拥有量越小；越往下，存储器的容量越大，每位的造价越低，速度越慢，微机存储系统的层次结构图如图4-2所示。,图4-2 微机存储系统的层次结构图,2.存储器的分类（内存） 半导体存储器的分类方法有很多种，常用的分类有如下所示。 （1）按存储器制造工艺分类,双极型:速度快、集成度低、功耗大、成本高 MOS型:速度较慢、集成度高、功耗小、成本低,（2）按存储器的存取方式分类,需要说明如下：,4.存储器性能指标 衡量存储器性能指标有

4、许多种，常用的有如下所示。 （1） 容量 容量是指存储器芯片上能存储的二进制数的位数。 如果一片芯片上有N个存储器存储单元，每个可存放M位二进制数，则该芯片的容量用NM表示。例如容量为10241的芯片，则该芯片上有1024个存储单元，每个单元内可存储一位二进制数。 存储容量常以位（bit）、字节（Byte）、千字节（KB）、兆字节（MB）、吉字节（GB）和太字节（TB）为单位，其关系为： 1KB=210B=1024B，1MB=210KB=1024KB，1GB=210MB=1024MB，1TB=210 GB，1B=8b。,存储芯片内的存储单元个数与该芯片的地址引脚数n有关，而芯片内每个单元能存储

5、的二进制数的位数与该芯片输入/输出的数据线引脚数m有关。例如2114 RAM芯片有10根地址引脚（A0A9）、4根数据输入/输出线（I/O1I/O4），其存储容量为210=1024B=1KB存储单元，每个单元存储4位二进制数，即2114 RAM芯片的容量为1K4位。即可得： 存储器芯片容量=单元数位数 内存单元的个数= 2n ;每内存单元存储数据位数=m 存储器的容量= 2n * m 位 例如，6264存储器芯片容量为8K8位。,（2） 存取时间 存取时间是指存数的写操作和取数的读操作所占用的时间，一般以ns为单位。存储器芯片的手册中一般要给出典型的存取时间或最大时间。在芯片外壳上标注的型号往

6、往也给出了时间参数，例如6116-12，表示该芯片的存取时间为12ns。 （3） 功耗 功耗指每个存储单元所消耗的功率，单位为W/单元，也有用每块芯片总功率来表示功耗的，单位为mW/芯片。一般MOS型存储器的功耗小于相同容量的双极型存储器。 （4） 电源 电源指存储器芯片工作时所需的电源电压。有的存储器芯片只要单一+5V，而有的要多种电源才能工作，例如12V，5V等。,4.2 读写存储器RAM 一、RAM的原理(主要介绍SRAM静态RAM) SRAM主要由存储体和外围电路构成如下图,Y译码,X译码,A0,A1,Ap,Ap+1,Ap+2,An,存储体,I/O缓冲器,D0,D1,Dm-1,存储器控

7、制逻辑,R/W 读/写,CE 选片,输出驱动,1、存储体 是存储0或1信息的电路实体，它由许多存储单元组成，每个存储单元赋予一个编号，称为单元地址号。而每个单元由若干个二进制位组成，每个二进制位为一个基本存储电路。例：1K*8位存储器，容量为1024*8位，它有1024个存储单元，每个存储单元可以存储8位二进制数。,VCC,A,B,I/O,I/O,D0,D0,X地址译码线,Y地址译码线,基本存储电路R-S触发器,VCC,A,B,I/O,I/O,D0,D0,X地址译码线,SRAM的芯片有不同的规格，常用的有2114（1K4位）、4118（1K8位）、6116（2K8位）、6264（8K8位）、6

8、2256（32K8位）和628128（）等。随着大规模集成电路的发展SRAM的集成度也在不断增大。 下面以6116为例进行介绍。,6116是一个容量为2K8位的高速静态CMOS可读写存储器芯片，6116的引脚如图4-5（a）所示，在24个引脚中有11条地址线（A0A10）、8条数据线（I/O1I/O8）、1条电源线（VCC）和1条地线（GND），此外还有3条控制线：/CS片选、/OE输出允许、/WE写允许、/CS、/OE和/WE的组合决定了6116的工作方式，如表4-1所示。,6116是一个容量为2K8位的高速静态CMOS可读写存储器芯片,表4-1 6116芯片的工作方式,项目2：设计一个容量

9、为4KB RAM存储器 1项目要求与目的 （1）项目要求：利用SRAM 6116（2KB8位）及译码器74LS138，设计一个存储容量为4KB RAM存储器。要求RAM的地址范围为7C000H7CFFFH。 （2）项目目的： 了解扩展存储器的方法。 了解静态6116芯片性能及引脚。 了解8086CPU与SRAM的连接方法。,2项目电路连接与说明 （1）项目电路连接：如图4-3所示。 （2）项目说明：项目需要系统地址总线20位（A0A19）,数据总线8位（D0D7），控制信号为 RD、WR、M/I0。 需要存储芯片数及地址信号线的分配 4KB RAM需要2片6116（2KB8位）构成。 地址信号

10、线的分配 地址范围确定 由于用74LS138作片选译码器，所以A13A11应该接CBA,最多可选择8片，本项目用2片。A18A14高有效，A19经过反相器接G1。,3项目电路原理图 项目电路原理图如图4-3所示。电路由2片SRAM 6116芯片、1片74LS138译码器芯片和门电路等组成。,图4-3 电路原理图,AB地址总线A0A19,DB数据总线,CB控制总线,A0A10,A,B,C,G2B,G2A,G1,20根,A0A19,A15,A13,M/IO,A14,A12,A11,74LS138译码器,D0D15,A16,8086CPU的三种总线与RAM6116详细的连线图,A18,A17,A19

11、,A0A10,D0D7,D0D7,RD,WR,4.4 存储器分配与存储器扩展技术 1. 存储器与CPU的连接 存储芯片与CPU芯片相连时，特别要注意片与片之间的地址线、数据线和控制线的连接。 (1) 地址线的连接 存储芯片的容量不同，其地址线数也不同，CPU的地址线数往往比存储芯片的地址线数多。通常总是将CPU地址线的低位与存储芯片的地址线相连。CPU地址线的高位或在存储芯片扩充时用，或做其他用途，如片选信号等。,(2) 数据线的连接 若存储器芯片数据线为8根时，可直接与cpu的数据线D0D7相连；若存储器芯片数据线不是8根时（一般为1根或4根），此时，必须对存储芯片扩位，使其数据位数与CPU

12、的数据线数相等。,图4-16 存储芯片的位扩展(用64K1bit的芯片扩展实现64KB存储器),图4-18由8片1K4位的芯片组成4K8位的存储器,(3) 读/写命令线的连接 CPU读/写命令线一般可直接与存储芯片的读/写控制端相连，通常高电平为读，低电平为写。有些CPU的读/写命令线是分开的，此时CPU的读命令线应与存储芯片的允许读控制端相连，而CPU的写命令线则应与存储芯片的允许写控制端相连。,(4) 片选线的连接 (5)存储器与CPU连接时需考虑的问题 CPU总线的负载能力。 CPU的时序和存储器的存取速度之间的配合问题。,3. 存储芯片的选择 用户扩展存储器往往需要由一定数量的存储芯片

13、构成，选择存储芯片时需要考虑数量和性能两个方面的问题。 (1) 芯片类型的确定：根据实际功能的需要，选择合适的存储芯片，如ROM、EPROM、EEPROM、FLASH等。 (2) 芯片型号及数量的确定：综合考虑速度、容量，以及价格、功能等个方面的指标，确定选择何种型号的存储芯片。通常选用ROM存放系统程序，标准子程序和各类常数等。RAM则是为用户编程而设置的。此外，在考虑芯片的数量时，要尽量是连线简单方便。,4.存储器接口中的片选 （1）实现片选的三种方式 根据对地址总线的高位地址译码方法不同，存储器接口中实现片选控制的方法通常有三种，即全译码法、部分译码法和线选法。下面简单的介绍各自特点，有

14、关应用在扩展应用举例里面介绍。 全译码法 就是除了将地址总线的低位地址直接连至各存储器芯片的地址线外，将所有余下的高位地址全部用于译码，译码输出作为各存储器芯片的片选信号。采用全译码法的优点是存储器中每一存储单元都有惟一确定的地址；缺点是译码电路比较复杂。 部分译码法 就是只选用地址总线高位地址的一部分进行译码，以产生各个存储器芯片的片选信号。它的优点是片选译码电路比较简单；缺点是存储器空间中存在地址重叠区，使用的时候需要注意。,线选法 就是将地址总线的高位地址不经过译码，直接将它们作为存储器芯片的片选信号，即称为线选法，根本不需要使用片选译码电路。该方法的突出优点是无须使用片选译码器；缺点是

15、存储器地址空间被分成了相互隔离的区段，造成地址空间的不连续，该编程带来不便。线选法通常适用于存储容量比较小且不要求存储容量扩充的小系统中。,图4-15 74LS138引脚图,（2）74LS138译码器 74LS138 为3 线8 线译码器,引脚如图4-15所示如下：,例、 某系统扩展一片6232RAM(4K*8位)与6264RAM(8K*8位)，利用74LS138译码器，画出与8088/8086CPU系统总线的连线，并计算出两个芯片的基本地址。,AB地址总线A0A19,DB数据总线,CB控制总线,A0A11,A,B,C,G2B,G2A,G1,20根,A0A19,A15,M/IO,A14,A13

16、,74LS138译码器,D0D15,8086CPU的三种总线与RAM详细的连线图（部分译码法，有重叠地址）,A0A12,D0D7,D0D7,RD,WR,A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0,6232片内地址,接入138译码器地址,6232,x x x x 0 0 0 x 0 0 0 0 0 0 0 0 0 0 0 0,x x x x 0 0 0 x 1 1 1 1 1 1 1 1 1 1 1 1,最小00000H,最大00FFFH,6264,x x x x 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,x x x

17、 x 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1,最小02000H,最大03FFFH,6264片内地址,见图4-14接线,基本地址范围,有重叠地址,部分译码法基本地址范围,AB地址总线A0A19,DB数据总线,CB控制总线,A0A11,A,B,C,G2B,G2A,G1,20根,A0A19,A15,M/IO,A14,A13,74LS138译码器,D0D15,8086CPU的三种总线与RAM详细的连线图（6264全译码法，无重叠地址）,A0A12,D0D7,D0D7,RD,WR,A17,A16,A18,A19,A19A18A17A16A15A14A13A12A11A10A9A8

18、A7A6A5A4A3A2A1A0,6232片内地址,接入138译码器地址,6232,0 0 0 0 0 0 0 x 0 0 0 0 0 0 0 0 0 0 0 0,0 0 0 0 0 0 0 x 1 1 1 1 1 1 1 1 1 1 1 1,最小00000H,最大00FFFH,6264,0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1,最小02000H,最大03FFFH,6264片内地址,见图4-14接线,基本地址范围,6264无重叠地址,全译码法基本地址范围,AB地址总线A0A19

19、,DB数据总线,CB控制总线,A0A11,20根,A0A19,D0D15,8086CPU的三种总线与RAM详细的连线图（线选法，重叠地址）,A0A12,D0D7,D0D7,RD,WR,A13,A14,A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0,6232片内地址,接入138译码器地址,6232,x x x x x 1 0 x 0 0 0 0 0 0 0 0 0 0 0 0,x x x x x 1 0 x 1 1 1 1 1 1 1 1 1 1 1 1,最小04000H,最大04FFFH,6264,x x x x x 0 1 0 0 0 0

20、 0 0 0 0 0 0 0 0 0,x x x x x 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1,最小02000H,最大03FFFH,6264片内地址,见图4-14接线,基本地址范围,6264无重叠地址,线选法基本地址范围,6.扩展应用举例 【例4-1】 试用8K8位芯片实现64KB存储器扩展，其地址范围要求为0C00000CFFFFH。 解：系统地址总线为20位，其中8K容量的存储芯片需要(81024B=23210B=213B)13根低位地址线进行字选，则系统地址总线中的A0A12将直接接在存储芯片的地址线上，而用A13A19经过74LS138译码器输出形成8根片选信号。

21、将8片存储芯片的地址按表4-5所示进行划分。,表4-5 各存储器芯片的地址空间范围,方法1：用全译码法实现片选。就是所有未参加字选的高位地址线全部参加译码以形成片选信号。如图4-19中虚线框内所示，所有高位地址线全部参加译码以获得所需的片选信号。,图4-19 全译码电路的一种实现(用8K8bit的芯片扩展实现64KB存储器),图4-20 部分译码电路的一种实现(用8K8bit的芯片扩展实现64KB存储器),方法2：用部分译码法实现片选。就是只选用高位地址总线中的一部分进行译码以产生片选信号，未参加译码的高位地址线不做处理。,方法2：用部分译码法实现片选。就是只选用高位地址总线中的一部分进行译码

22、以产生片选信号，未参加译码的高位地址线不做处理。电路如图4-20所示，图中需要直接参与译码的高位地址线只有3根(A13A15)，这三根地址线的处理方式和全译码方式完全相同，不同的是部分译码电路中未直接参加译码的高位地址线(A16A19)。在对用户扩展存储器寻址时，系统地址总线的高4位(A16A19)可以为任意值。也可以说，高4位为“A19A18A17A16=1100”时，可以选中该扩展存储器中单元(此时扩展存储器地址范围为0C0000H0CFFFFH)；高4位为“0000”时同样可以选中该扩展存储器中的单元(此时扩展存储器地址范围为00000H0FFFFH)；同理，高4位为“0001”时扩展存

23、储器地址范围为10000H1FFFFH；以此类推。 可见，采用部分译码形式实现片选，虽然比全译码方式简单，但存在地址重叠区，存储芯片的地址范围是不唯一的(任何一个存储单元都对应了几个地址)。实际上，只有在系统中重叠区地址并未被分配给其它芯片的情况下，才允许使用部分译码，否则会出现寻址冲突。,图4-21 线选法实现片选电路,方法3：用线选法实现片选。就是将系统高位地址直接(或经反相器)分别接至各存储芯片的片选端,方法3：用线选法实现片选。就是将系统高位地址直接(或经反相器)分别接至各存储芯片的片选端，其它未使用的高位地址线不作处理。也就是说，系统中有多少片选信号就至少需要多少条高位地址线。 本系

24、统有7根高位地址线参与片选，按照图4-20所示虚线框中的接法，存储器芯片的地址空间如表4-6所示。表中“X”表示对应位不确定，可以为0，也可以为1；若令“X”为0，得到的地址空间如表4-6所示。 从上例题发现用线选法实现片选存在几个问题： 在采用线选法的存储系统中，应该用软件保证在存储器寻址时片选线中每次只能有一位有效（例如定义为逻辑“0”），否则将出现寻址冲突，如表4-6中所示的芯片和芯片，实际可能使用的地址范围应如表4-7所示。 和部分译码类似，若高位地址线闲置不用，则在地址空间中还会存在地址重叠现象。 用线选法对存储器进行寻址，总会造成各芯片地址的不连续。也就是说，总会有一些地址空间被浪

25、费而不能分配给实际的存储单元。,表4-6 存储芯片的地址空间,表4-7 存储芯片可用地址空间,5.存储容量的扩展 单片存储芯片的容量总是有限的，它在字数或字长方面与实际存储器的要求都有差距，所以需要进行扩充才能满足实际存储器的容量要求。通常采用方法有位扩展法、字扩展法、字位同时扩展法。 （1）位扩展法 位扩展法是指增加存储字长。微机中内存是以字节为单位进行存储的，其容量也以字节为单位进行表示；而构成内存的各存储芯片并不一定以字节为单位进行组织(NM结构的存储芯片内部是以M个bit为单位进行组织的，而M不一定等于8)，这样就必须首先对存储芯片进行位扩展把多个存储芯片互连成一个模块，实现按字节编址

26、。 假定使用64K1的RAM存储器芯片，组成64K8位的存储器，可采用如图4-16所示的位扩展法。每一片RAM是64K1，故其地址线为16条（A0A15），可满足整个存储体容量的要求。每一片对应于数据的1位（只有1条数据线），故只需将它们分别接到数据总线上的相应位即可。,图4-16 存储芯片的位扩展(用64K1bit的芯片扩展实现64KB存储器),（2）字扩展法 字扩展是仅在字向扩充，而位数不变，因此将存储器芯片的地址线、数据线、读/写控制线并联，而由片选信号来区分各芯片地址，故片选信号端连接到选片译码器的输出端。用8K8位的芯片采用字扩展法组成64K8位的存储器，可采用如图4-17所示的电路

27、图。 图中8个芯片的数据端与CPU数据总线D0D7相连，地址总线低位地址A0A12与各芯片的13位地址端相连，而地址A13 、A14、A15经74LS138译码器与8个片选端相连。,图4-17 存储芯片的字扩展(用8K8bit的芯片扩展实现64KB存储器),（3）字、位同时扩展法 字、位扩展是指既增加存储字的数量，又增加存储字长。一个存储器的容量假定为MN位，若使用LK位的芯片（LM，KN），则需要在字、位同时扩展。因此需要（M/L）（N/K）个存储器芯片。用1K4位的芯片组成4K8位的存储器，根据计算(4/18/4）=8，因此需要8片存储器芯片，如图4-18所示。,图4-18由8片1K4位的

28、芯片组成4K8位的存储器,由图4-18可见，每2片构成一组1K8位的存储器，4组便构成4K8位的存储器。地址线A11、A10经片选译码器得到4个片选信号CS0、CS1、CS2、CS3，分别选择其中1K8位的存储芯片。WE为读写控制信号。 6.扩展应用举例 【例4-1】 试用8K8位芯片实现64KB存储器扩展，其地址范围要求为0C00000CFFFFH。 解：系统地址总线为20位，其中8K容量的存储芯片需要(81024B=23210B=213B)13根低位地址线进行字选，则系统地址总线中的A0A12将直接接在存储芯片的地址线上，而用A13A19经过74LS138译码器输出形成8根片选信号。将8片

29、存储芯片的地址按表4-5所示进行划分。,半导体存储器,读写存储器 RAM,只读存储器 ROM,双极型,MOS,静态SRAM,动态DRAM,不可编程、掩模ROM,可编程序PROM,可擦除、可再编程ROM,4.3 只读存储器ROM,紫外线擦除的EPROM,电子擦除的EEPROM,只读存储器（ROM）是一种只能读出不能写入信息的存储器，所存储的信息可以长久保存，掉电后存储信息仍不会改变。一般存放固定程序，如监控程序、BIOS程序等，以及存放各种常数、函数表等。 按存储单元的结构和生产工艺的不同，ROM可分成： 掩膜只读存储器（ROM） 可编程只读存储器（PROM） 紫外光擦除可编程只读存储器（EPR

30、OM） 电可擦除可编程只读存储器（EEPROM）,1掩膜只读存储器ROM 掩膜只读存储器的每一个存储单元由单管构成，因此集成度较高。存储单元的编程是在生产过程中，由厂家通过掩膜这道工序将信息做到芯片里，也就是将单管电极接入电路，未接入电路的位存1，否则存0。这类ROM的编程（信息的写入）只能由器件制造厂在生产时定型，若要修改，则只能在生产厂重新定做新的掩膜，用户无法自己操作编程。这种ROM适用于批量生产的产品中，成本较低，但不适用于研究工作。,2紫外光擦除可编程只读存储器EPROM 为了适应科研工作地需要，希望ROM能根据需要写入，也希望能把已写上去的内容擦去，然后再写，能改写多次。EPROM

31、就是这样一种存储器。用户用编程器写入的内容可通过紫外光擦除器擦除后改写。缺点是紫外光照射擦除时间比较长，而且不能对个别需改写的单元进行单独擦除或重写，将擦除整个芯片中的信息；并且日光中的紫外光成分可能导致写好的信息缓慢丢失。EPROM的写入速度较慢，而且需要一些额外条件，故使用时仍作为只读存储器来用。一般用于产品研制过程中。 只读存储器电路比RAM简单，故而集成度更高，成本更低。所以，在计算机中尽可能地把一些管理、监控程序（Monitor）、操作系统的基本输入输出程序（BIOS）、汇编程序，以及各种典型的程序（如调试、诊断程序等）放在ROM中。 EPROM存储电路做成的芯片的特点是：芯片的顶部

32、开有一个圆形的石英窗口，通过紫外线的照射可将片内所存储的原有信息擦除。根据需要可利用EPROM的专用编程器(也称为“烧写器”)对其进行编程，因此这种芯片可反复使用。,常用的EPROM芯片有Intel公司开发的27系列： 2716（2K8b） 2732（4K8b） 2764（8K8b) 27128（16K8b） 27256（32K8b） 27512（64K8b） 这些存储容量为(/8)K8b和27010、27020、27040这些存储容量为(/80)M8b等。 常用EPROM芯片管脚和封装如图4-10所示，主要技术特性见表4-2所示。,图4-10 常用EPROM芯片管脚和封装,表4-2 常用EP

33、ROM芯片主要技术特性,EPROM除2716、2732外均为28线双列直插式封装，各引脚功能如下。 A0A15：地址输入线。 D0D7：双向三态数据总线，读或编程校验时为数据输出线，编程时为数据输入线。其余时间呈高阻状态。 CE：片选线，低电平有效。 OE：读出选通线，低电平有效。 PGM：编程脉冲输入线。 VPP：编程电源线，其值因芯片生产厂商而有所不同。 VCC：电源线，接+5V电源。 NC：空。 GND：接地。,要注意的是：编程后的芯片在阳光的影响和正常水平的荧光灯的照射下，经过3年时间，在浮空栅上的电荷可泄漏完；在阳光的直接照射下，经过一个星期，电荷可泄漏完。所以，在正常使用的时候，应

34、在芯片的照射窗口上贴上黑色的保护层。 若要擦除已编程的内容，建议使用2537A的紫外线灯。用功率为12000W/cm2的紫外线灯泡，在2716窗口1英寸的上方照射1520分钟。,项目3：设计一个容量为8KB ROM存储器 1项目要求与目的 （1）项目要求：利用EPROM 2732（4KB8位)及译码器74LS138，设计一个存储容量为8KB ROM存储器。要求ROM的地址范围为FC000HFDFFFH。 （2）项目目的： 了解EPROM 2732芯片性能及引脚。 掌握8086CPU与EPROM的连接方法。 2项目电路连接与说明 （1）项目电路连接：如图4-9所示。,（2）项目说明：项目需要系统

35、地址总线20位（A0A19）,数据总线8位（D0D7），控制信号为RD、WD、M/I0。 需要存储芯片数及地址信号线的分配 8KB ROM需要2片2732构成。 地址信号线的分配 地址范围确定 用74LS138作片选译码器，其输入、输出信号的连接要根据存芯片的地址范围来确定。,3项目电路原理图 项目电路原理图如图4-9所示。电路由2片EPROM2732芯片、1片74LS138译码器芯片和门电路等组成。,图4-9 电路原理图,AB地址总线A0A19,DB数据总线,CB控制总线,A0A11,A,B,C,G2B,G2A,G1,20根,A0A19,A15,A14,M/IO,A13,A12,74LS13

36、8译码器,D0D15,A16,8086CPU的三种总线与ROM2732详细的连线图,A18,A17,A19,D0,D7,2732(1),FC000HFCFFFH,A0,A11,D0,D7,2732(2),FD000HFDFFFH,A0,A11,A0A11,D0D7,D0D7,RD,3电可擦除可编程只读存储器EEPROM EEPROM是一种新型的ROM器件，也是近年来被广泛应用的一种可用电擦除和编程的只读存储器，其主要特点是能在应用系统中进行在线读写，并在断电情况下保存的数据信息不会丢失，它既能象RAM那样随机地进行改写，又能象ROM那样在掉电的情况下非易失地保存数据，可作为系统中可靠保存数据的

37、存储器。其擦写次数可达1万次以上，数据可保存10年以上，使用起来比EPROM要方便的多。另外，EEPROM可以清除存储数据和再编程。,由于EPROM操作的不便，后来出的主板上BIOS ROM芯片大部分都采用EEPROM（Electrically Erasable Programmable ROM，电可擦除可编程ROM)。EPROM的擦除不需要借助于其它设备，它是以电子信号来修改其内容的，而且是以Byte为最小修改单位，不必将资料全部洗掉才能写入，彻底摆脱了EPROM Eraser和编程器的束缚；字节的编程和擦除都只需要10ms。EEPROM在写入数据时，仍要利用一定的编程电压，此时，只需用厂商

38、提供的专用刷新程序就可以轻而易举地改写内容，所以，它属于双电压芯片。 Intel公司生产的28系列EEPROM是电可擦除只读存储器，即可像RAM哪样可读可写，又具有ROM在掉电后仍能长期保持所存储的数据，因此，它被广泛用作单片机的程序存储器和数据存储器。常用的EEPROM的芯片引脚和容量如表4-3所示，芯片管脚和封装如图4-11所示。EEPROM共同特点是： 单一的+5V电源供电，用+5 V电可擦除可写入。 使用次数为1万次，信息保存时间为10年。 读出时间为ns级，写入时间为ms级。,表4-3常用的EEPROM芯片引脚和容量,图4-11 常用EEPROM芯片管脚和封装,EEPROM各引脚功能

39、如下。 A0A15：地址输入线。 D0D7：双向三态数据总线，有时也用I/O0I/O7表示。 CE：片选线，低电平有效。 OE：读选通线，低电平有效。 WE:写选通线，低电平有效。 RDY/BUSY：2817A的状态输入线，低电平表示在写操作，高电平表示准备好接收数据。 VCC：电源线，接+5V电源。 NC：空。 GND：接地。,4 闪速只读存储器FLASH ROM 闪速存储器 (Flash ROM)：是一种新型快擦写存储器，既可在不加电的情况下长期保存信息，又能在线进行快速擦除与重写，兼备了 ROM 和 RAM 的优点。对于需要实施代码或数据更新的嵌入性应用是一种理想的存储器，而且它在固有性

40、能和成本方面有较明显的优势。 FlashROM是一种新型的电擦除式存储器，它是在EPROM工艺的基础上增添了芯片整体电擦除和可再编程功能。它即可作数据存储器用，又可作程序存储器用, 一般可用于小型磁盘的替代品，其主要性能特点为： （1）电可擦除、可改写、数据保持时间长。 （2）可重复擦写/编程大于几万次以上。 （3）读出时间为ns级，写入和擦除时间为ms级。 （4）低功耗、单一电源供电、价格低、可靠性高，性能比EEPROM优越。 FlashROM型号很多，常用的有29系列和28F系列。29系列有29C256（32K8）、29C512（64K8）、29C010（128K8）、29C020（256

41、K8）、29040（512K8）等，28F系列有28F512（64K8）、28F010（128K8）、28F020（256K8）、28F040（512K8）等。常用的29系列FlashROM芯片管脚和封装如图4-12所示，引脚功能如下。,图4-12常用FlashROM芯片管脚和封装, A0A17：地址输入线。80C51系列单片机的地址总线为16根，只有64K的寻址能力，如果扩展的存储器寻址范围大于64K，多余16根地址线就需要通过P1口或逻辑电路来解决。 I/O0I/O7：双向三态数据总线，有时也用D0D7表示。 CE：片选线，低电平有效。 OE：读选通线，低电平有效。 WE:写选通线，低电平

42、有效。 VCC：电源线，接+5V电源。 GND：接地。 NC:空。,项目4：设计一个容量为16KB ROM和8KB RAM的存储器 1项目要求与目的 （1）项目要求：利用EPROM 2732（4KB8位)、SRAM 6116（2KB8位）及译码器74LS138，设计一个存储容量为16KB ROM和8KB RAM的存储器。要求ROM的地址范围为F8000HFBFFFH,RAM的地址范围为FC000HFDFFFH。 （2）项目目的： 了解静态6116芯片性能及引脚。 了解EPROM 2732芯片性能及引脚。 掌握8086CPU与SRAM的连接方法。 掌握8086CPU与EPROM的连接方法。 2项

43、目电路连接与说明 （1）项目电路连接：如图4-13所示。 （2）项目说明：项目需要系统地址总线20位（A0A19）,数据总线8位（D0D7），控制信号为RD、WR、M/I0。,需要存储芯片数及地址信号线的分配 16KB ROM需要4片2732构成，8KBRAM需要4片6116构成。 地址信号线的分配,地址范围确定 用74LS138作片选译码器，其输入、输出信号的连接要根据存芯片的地址范围来确定。 由于两种芯片2732和6116片内寻址线数量不同，故A11作为2732的片内寻址线，而作为6116的片外寻址线。,A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A

44、3A2A1A0,ROM片内地址,接入138译码器地址,接入逻辑门电路 地址,2732(1),1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1,最小F8000H,最大F8FFFH,2732(2),1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1,最小F9000H,最大F9FFFH,2732(3),1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,1

45、1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1,最小FA000H,最大FAFFFH,2732(4),1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1,最小FB000H,最大FBFFFH,6116(1),1 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1,最小FC000H,最大FC7FFH,6116(2),1 1 1 1 1 1 0 0 1 0 0 0

46、0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1,最小FC800H,最大FCFFFH,6116(3),1 1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1,最小FD000H,最大FD7FFH,6116(4),1 1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1,最小FD800H,最大FDFFFH,RAM片内地址,见图4-13

47、接线,3项目电路原理图 项目电路原理图如图4-13所示。电路由4片EPROM2732芯片、4片SRAM 6116芯片、1片74LS138译码器芯片和门电路等组成。,图4-13 电路原理图,A10,A11不参与6116RAM的片选信号,图4-14 电路原理图,A10,A19A18A17A16A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0,ROM片内地址,接入138译码器地址,接入逻辑门电路 地址,2732(1),1 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1

48、1,最小F8000H,最大F8FFFH,2732(2),1 1 1 1 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1,最小F9000H,最大F9FFFH,2732(3),1 1 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1,最小FA000H,最大FAFFFH,2732(4),1 1 1 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 0 1 1 1 1

49、1 1 1 1 1 1 1 1 1 1,最小FB000H,最大FBFFFH,6116(1),1 1 1 1 1 1 0 0 x 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 0 x 1 1 1 1 1 1 1 1 1 1 1,最小FC000H,最大FC7FFH,6116(2),1 1 1 1 1 1 0 1 x 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 0 1 x 1 1 1 1 1 1 1 1 1 1 1,最小FD000H,最大FD7FFH,6116(3),1 1 1 1 1 1 1 0 x 0 0 0 0 0 0 0 0 0 0 0,1

50、1 1 1 1 1 1 0 x 1 1 1 1 1 1 1 1 1 1 1,最小FE000H,最大FE7FFH,6116(4),1 1 1 1 1 1 1 1 x 0 0 0 0 0 0 0 0 0 0 0,1 1 1 1 1 1 1 1 x 1 1 1 1 1 1 1 1 1 1 1,最小FF000H,最大FF7FFH,RAM片内地址,见图4-14接线,4.4.2知识讲解 1.PC机的内存地址空间分配 80 x86实模式下PC机的地址总线有20位，可寻址1MB的地址空间。IBM PC/XT的内存地址空间分配情况如图4-14所示，将1MB的地址空间分为：地址00000HBFFFFH共768K

51、RAM存储区，地址C0000HFFFFFH共256K ROM存储区。 在多芯片组成的微机内存中，往往通过译码器实现地址分配。,图4-14 IBM PC/XT的内存地址空间分配,二、动态存储器DRAM 1、基本存储单元,字选线(地址线),数据线D,它是由一个MOS管和一个电容组成,C,数据线上分布电容CD,这种存储器需要解决以下三个问题： 读放大。 读出后重写。 动态刷新。,（2）、动态RAM举例 例 Intel 4164A，其引脚如下图,A0,A1,A7,VCC,GND,5V,DIN,DOUT,地址输入,4164,RAS,CAS,WE,A0A7 地址输入 CAS 列地址选通 RAS 行地址选通

52、 DIN 数据输入 DOUT 数据输出 WE 写允许,它的容量为64K*1位，即片内共有64K(65536)个地址单元,每个地址单元有一位数据.用8片Intel4164A就可构成64K字节的存储器。片内要寻址64K，则需要16条地址线，为了减少封装引线，地址线分为两部分：行地址与列地址。片子的地址线只要8条，,Intel 4164 DRAM芯片是64K1位，集成度较高，对于同样的引脚数，其单片容量往往比SRAM高。内部存储单元按矩阵形式排列成存储体，通常采用行、列地址复合选择寻址法。4164 DRAM的内部结构框图如图4-7所示。,图4-7 4164的内部结构框图,3.现代RAM简介,(a)

53、EDO DRAM,(b) SDRAM,(c) RDRAM,(d) DDR SDRAM,常用的DDR SDRAM规格有： DDR-200: DDR-SDRAM 记忆芯片在100MHz下运行。 DDR-266: DDR-SDRAM 记忆芯片在133MHz下运行。 DDR-333: DDR-SDRAM 记忆芯片在166MHz下运行。 DDR-400: DDR-SDRAM 记忆芯片在200MHz下运行。 DDR3 SDRAM (Double-Data-Rate Three Synchronous Dynamic Random Access Memory)即第三代双倍数据率同步动态随机存取记忆体，是一种

54、电脑记忆体规格。它属于SDRAM家族的记忆体产品，提供了相较于DDR2 SDRAM(四倍数据率同步动态随机存取记忆体)的后继者(增加至八倍)，也是现时流行的记忆体产品。 DDR3 SDRAM为了更省电、传输效率更快，使用了SSTL_15的I/O界面，运作I/O电压是1.5V，采用CSP、FBGA封装方式包装，除了延续DDR2 SDRAM的ODT、OCD、Posted CAS、AL控制方式外，另外新增了更为精进进的CWD、Reset、ZQ、SRT、RASR功能。,思考题与练习题 （1）什么是 SRAM，DRAM，ROM，EPROM 和 EEPROM？各有何特点?各用于何种场合？ （2）动态RAM

55、为什么要进行定时刷新？试简述刷新原理及过程 ？ （3） EPROM存储器芯片在没有写入信息时，各个单元的内容是什么？ （4） 如何检查扩展的RAM工作是否正常？ （5）常用的存储器片选控制方法有哪几种？它们各有什么优缺点？ （6）若某微机有 16 条地址线，现用SRAM 2114（1K4）存储芯片组成存储系统，问采用线选译码时，系统的存储容量最大为多少？需要多少个2114存储器芯片？ （7）若要用2114芯片扩充2KB RAM，规定地址为400047FFH，地址线应如何连接？画出连接图。 （8）设计一个具有 8KB ROM 和40KB RAM的存储器。画出CPU与存储器的连接图。要求 ROM

56、用EPROM 芯片 2732 组成，从 0000H地址开始；RAM 用 SRAM 芯片 6264组成，从 4000H地址开始。 （9）选用6116存储芯片和74LS138译码芯片，构成其起始地址为C000H的一个2KB的RAM存储子系统(假设CPU只有16条地址线、8条数据线，用全译码法。)， 画出CPU和存储芯片的连接图 （10） 设CPU共有16根地址线，8根数据线，并用MREQ(低电平有效)作访存控制信号，WR作读/写命令信号(高电平为读，低电平为写)。现有这些存储芯片：ROM(2K8位，4K4位，8K8位)，RAM(1K4位，2K8位，4K8位)及74138译码器和其他门电路。试从上述

57、规格中选用合适的芯片。要求如下： 最小4K地址为系统程序区，409616383地址范围为用户程序区。 指出选用的存储芯片类型及数量。 画出CPU和存储芯片的连接图。,本章完 see you,图由24片1K4位的芯片组成12K8位的存储器,A10,A11,A12,A13,A14,A15,p166思考题与练习题 （6）,AB地址总线A0A19,DB数据总线,CB控制总线,A0A9,A,B,C,G2B,G2A,G1,A15,A12,M/IO,A13,A11,A10,74LS138译码器,D0D15,A16,8086CPU的三种总线与RAM2114详细的连线图,A18,A17,A19,WR,WR,WR,WR,A0A9,A0A9,A0A9,P166 (7),04000H043FFH,04000H043FFH,04400H047FFH,04400H047FFH,AB地址总线A0A19,D