微机原理与接口技术 第四章.ppt

1、,存储器概述 半导体读写存储器 只读存储器 主存储器的组成与寻址 高速缓冲存储器 8086/8088的主存储器,第四章 半导体存储器,一、存储器分类,存储器是计算机系统中的记忆设备，用来存储程序和数据,一个二进制代码位，是最小的存储单位,由若干个存储元组成,1、按存储介质分类,例：磁盘存储器，磁带存储器,第一节 存储器概述,2、按存取方式分类,半导体存储器，磁芯存储器,磁带存储器,磁盘存储器,3、按存储器的读写功能分类,4、按信息的可保存性分类,磁盘存储器，ROM,RAM,分类2,5、按串、并行存取方式分类,6、按在计算机系统中的作用分类,分类3,一个存储单元可以包含数个能够单独编址的字节地址

2、,例：PDP-11系列计算机，一个16位字存储单元可存放两个字节，可以按字节地址寻址，也可以按字地址寻址,二、主存储器的技术指标, 存储容量,一个存储器中可以容纳的存储单元总数，称为该存储器的存储容量,常用字数或字节数（B）表示，如64K字，512KB，10MB,B：字节，8个二进制位, 存取时间,又称存储器访问时间，是指启动一次存储器操作到完成该操作所经历的时间。, 存储周期,连续启动两次独立的存储器操作所需间隔的最小时间。 通常略大于存取时间，其时间单位为ns。,存储容量反映了存储空间的大小,存取时间和存储周期反映了主存的速度指标,技术指标续,第二节 半导体随机读写存储器,优点： 存取速度

3、快，可靠性高，价格低 缺点：断电时，读写存储器不能保存信息,静态MOS存储器(SRAM),动态MOS存储器(DRAM),非易失MOS存储器（NVRAM）,一、基本结构及组成,地 址 译 码 器,存储矩阵,存储器控制逻辑,三态双向缓冲器, , , , ,A0 A1,AP-1,D0,D1,DW-1, ,R / W,CE,OE,随机读写存储器的结构框图,二、三态双向缓冲器,半导体RAM的数据输入/输出控制电路多为三状态双向缓冲器结构，以便使系统中各存储器芯片的数据输入/输出端能方便地挂接到系统数据总线上。,高阻,三、高集成度DRAM和内存条 1M1、1M8、8M1、64M1等各种内存芯片 例如：日立

4、5264805 ： 2M84组，56个管脚 内存条：由若干芯片组装在线路板上，有 30线、 72线、 168线 1M、4M 32M 128M,例 2K1： 11 1 1024K8 20 8 64M4 26 4 16K1 14 1,例：SAMSUNG公司 KMM375S1620BT 16M72、18片16M4 SDRAM、2KB EEPROM,分别写出下列各芯片的地址线与数据线的根数 地址线 数据线,一般，判断一个芯片的地址线根数是根据其存储容量，而其数据线根数则根据每单元的位数确定。,四、动态半导体存储器的刷新,动态MOS存储单元以电容的充电电荷存储信息，如果它处于静态时，电容上存储的信息将因

5、电荷泄漏而逐渐消失。为了保持存储数据的正确，必须反复的对存储单元进行充电以恢复原来的电荷，这一过程称为刷新。,定时刷新可以由专门的控制逻辑产生刷新地址，逐行循环进行，刷新对于CPU是透明的。,刷新周期,从上一次对整个存储器刷新结束到下一次对整个存储器全部刷新一遍，所用的时间间隔称为刷新周期（或再生周期），一般为2ms。, 常用刷新方式,集中式刷新,分散式刷新,在允许的最大刷新周期内，根据存储容量的大小和存取周期的长短，集中安排一段刷新时间，在刷新时间内停止读/写操作,例：Intel 1103,优点：读/写操作不受刷新的影响。读写速度较高 缺点：刷新时必须停止读/写操作，存在死区。,把每行存储单

6、元的刷新分散到每个读写周期内进行。把系统周期分为两半，前半段时间用来读/写数据或使存储器处于保持状态，后半段时间则用于对存储矩阵的一行进行刷新操作。,特点：避免了死区，但加长了机器的存取时间，降低了整机运算速度，且刷新过于频繁。不适用于高速存储器。,刷新2,异步式刷新,上述两种方式的结合，它充分利用了最大刷新时间并使“死区”缩短。,SRAM：6116、6264、62256、628128 DRAM：2164、2118,第三节 只读存储器,一、只读存储器的结构、特点和分类,只读存储器ROM，也称固定存储器 或 永久存储器,ROM中信息的写入通常是在脱机或非正常工作的情况下用人工方式或电气方式写入的

7、。对ROM进行信息写入常称为对ROM进行编程。,三态门或开路门结构,单向导通的选择开关阵列 N4或N8结构, ROM阵列示例,168位存储器，采用二极管作单向选择开关。存储矩阵由8个161位的阵列组成。1个161阵列如下图所示。,低2位地址码用于选择4行中一行,高2位选择4列中1列, 只读存储器ROM的分类,简称ROM，用掩膜工艺来控制基本存储电路的晶体管能否工作，以便达到预先写入信息的目的。,结构简单，集成度高，容易接口，价钱便宜。,主要用作微型机标准程序存储器，也可用于存储数学用表,产品出厂时，没有存储任何信息，使用时由用户根据需要自行写入信息，一旦写入，不可更改,简称EPROM，用户既可

8、以采用某种方法自行写入信息，也可也可采用某种方法擦去并重新写入。,作为标准程序或专用程序存储器,可作为非易失性RAM使用,新一代可编程只读存储器FLASH,闪速存储器 闪存,特点：掉电信息不丢失、块擦除、单一供电、高密度信息存储 主要用途：保存系统引导程序、系统参数,三、只读存储器典型产品举例,N沟 FAMOS器件，24个引脚，存储容量为2K8,16K位基本存储电路排列成128128阵列，它们被分成8个16128矩阵，每个16128矩阵都代表2048个字中的某一位,电源电压为单一+5V，编程电压VPP在编程时为25V，其余时间保持为+5V。,2716的引脚排列,1、用ROM作字符发生器,当用R

9、OM作字符发生器时，每个字符在ROM中占有特定的空间，由75或79的矩阵单元组成，下图为一个由75矩阵单元组成字符Z。,输出至显示器,当地址码选择一行，该行内容就以光点反映在荧光屏上。,如地址码循环改变，各行内容就相继出现在输出端。显示器中配合X和Y扫描，屏幕上就显示出字母Z的字样。,四、只读存储器应用举例,产生64个字符的ROM结构,要显示n个字符时，所需ROM总容量应为n75位,多字符发生器的ROM，地址码分两组，一组是完成逐行扫描的行地址码，另一组是选择字符的字特征地址码，每个字特征地址码对应一个字符号。,2、用于存放BIOS BIOS是BASIC INPUT/OUT PUT SYSTE

10、M的缩写，中文意思为基本输入/输出系统。 实际上，BIOS是一个程序，而且是计算机系统的一个核心程序，控制着计算机部件（包括板卡，外设）的运作。存于EEPROM中,第四节 主存储器的组成与寻址,一、存储器芯片的扩充及各芯片寻址范围,1、位并联法,适用于主存储器的字数（即存储单元数）与存储器芯片的字数相同，但位数不够的情况，即由MN芯片M8主存储器, 所需芯片数为 ，其中N是芯片每一存储单元的位数, 扩展方法：把所有芯片的地址线、片选线、读/ 写控制线各自并接在一起,例：用16K1-16K8的存储器,D0,D1,D7,CPU,1,2,8,CS,CS,CS,A0,A13,各芯片地址范围相同，均为：

11、0000H-3FFFH,0 0 0 0 ,0 0 0 0 ,0 0 0 0, 0 0 0 0 0 0 1 1 ,1 1 1 1 ,1 1 1 1, 1 1 1 1,设CPU地址线为16根,2、字扩展法,位数不变，在字向进行扩充。 如：16K8 位存储器芯片 64K8 主存储器,需4片16K8 芯片 地址线、数据线、 读/ 写控制线各自并联 片选信号线单独引出以区分各片地址,字扩展法组成的64K8位RAM,低14位 片内地址,高2位 片选地址,地址线、数据线、读写控制线各自并联,芯片 各芯片地址范围 片选 片内地址 十六进制表示 A15A14 A13 A1A0 第一片 最低地址 00 00,00

12、00,0000,0000 0000H 最高地址 00 11,1111,1111,1111 3FFFH 第二片 最低地址 01 00,0000,0000,0000 4000H 最高地址 01 11,1111,1111,1111 7FFFH 第三片 最低地址 10 00,0000,0000,0000 8000H 最高地址 10 11,1111,1111,1111 BFFFH 第四片 最低地址 11 00,0000,0000,0000 0000H 最高地址 11 11,1111,1111,1111 3FFFH,3、 字位扩展法,在字向和位向上均进行扩充,如：存储容量为MN 位的存储器，若用LK 位的

13、存储器芯片组成。共需 个存储器芯片。,例：用2K4位存储器芯片组成8K8 位的存储器,扩展方法： 先在位向上扩展，采用位并联法，每两片为一组，即一页； 然后在字向上扩展，采用字扩展法，共四组。,一片存储芯片容量为20484位,片内地址线11条，A10A0,片选地址线2条，A12，A11,8K容量，地址线共13条，分成两组,每2K字为一页，一页内有两片,奇数片接数据总线D7D4作为高4位,偶数片接数据总线D3D0作为低4位,74LS 138 3:8 译码芯片简介,输入必须同时为0，0，1时有效,低电平有效,不同编码对应于唯一的译码输出端,74LS138译码器逻辑图、引脚图、功能表,二、半导体存储

14、器与CPU的连接,当采用更多半导体存储器芯片来组成一个主存储器时，还需使用一定的控制电路。控制电路主要体现在读写命令的产生和片选译码器如何组成，它们介于CPU和存储器之间，成为CPU和存储器之间的接口。,1、存储器与 CPU 直接相连接,1）线选方案 可以减少或不用译码器和驱动器等部件,线选就是用低位地址线进行片内的存储单元寻址（字选），用高位地址线作各片的片选地址线。,例如用4K1位的存储器组成16K8位的存储器，采用线选方案的连接方法如图所示。,线选例图,地址范围： 设未连地址线为1，以第一组为例,A15 A14 A13 A12 A11 A10 A1 A0,最低地址 1 1 1 0 0 0

15、 0 0 最高地址 1 1 1 0 1 1 1 1,E000H EFFFH,用线选方案构成的存储器，地址不连续，编程较困难。只适用于较小的存储器系统,2）采用译码器连接方案,采用低位地址线对每片内的存储单元进行寻址，用高位地址线经译码器译码输出进行选片。地址连续，在各种存储器系统中被广泛采用,下图为起始地址不从0地址开始的译码器连接方案,由2114 组成的4K8位存储器,A9A0 片内寻址 A15A10取译码001000、001001、001010、001011作片选信号,地址范围： 第一组 2000H23FFH 第二组 2400H27FFH 第三组 2800H2BFFH 第四组 2C00H2

16、FFFH,三、半导体存储器的设计步骤,1、选择存储器芯片 原则：根据存取速度、存储容量、电源电压、成本等因素综合考虑，选择指标相当的存储器芯片。,2、位向（字长）芯片数目的确定 如果所选芯片的位数不够，即不能满足系统的字长要求，则可按字长位数计算出所需要的芯片数。,3、字向（容量）芯片数目的确定 如果所选存储器芯片的容量不够，应增加容量。按容量要求计算出字向所需的芯片数。,4、对CPU总线负载能力的考虑,目前使用的半导体存储器多数是MOS电路，直流负载小，其主要负载为电容负载。因此，在小型机系统中，存储器可以与CPU直接连接。而在较大的系统中，就应当考虑CPU是否有足够的驱动能力，当需要时，必

17、须选用驱动能力相当的缓冲器。,5、CPU的时序和存储器存取速度的配合,通常情况下，CPU 在“取指令” 和 “读/写操作” 时，其时序是固定的。常常以它们为基础来确定对存储器存取速度的要求。或在存储器存取速度已经确定的情况下，对CPU 的周期安排进行调整，例如增设等待周期以实现CPU 与存储器之间的时序配合。,6、有关存储器的地址分配和选片问题,主存储器通常分为RAM 和ROM 两大部分，RAM 又要分成系统区和用户区。因此，主存的地址分配是个十分重要的问题。这将涉及有关地址越界和存储保护等有关技术。,7、控制信号线的连接,除了片内地址线、片选地址线、读/ 写控制线和数据线等的连接之外，还要考

18、虑附加控制器等的连线，以便实现CPU 对存储器的正确控制。,四、微型计算机主板上的内存插槽及内存条 实际应用中，内存芯片与CPU间也要经过接口相连，内存的接口可分为DIP、SIMM等。 DIP是指双列直插内存芯片，采用30线插槽，单片容量一般仅为256KB，1MB等，因为容量小，不易扩展已被淘汰；,SIMM是指单列直插内存模块，可有30线、72线、168线三种插槽。 内存条是生产厂家将若干内存芯片组装到一块印刷线路板上，从而构成了一定的存储容量。 一根内存条上的芯片数目一般为2片、3片、8片或9片，内存条的引脚数目必须与主机板上的内存插槽的插口数目相匹配，SIMM的插口有30线、72线、168

19、线三种，因此内存条也有30线、72线、168线三种。,例：已知某计算机字长8位，地址码为16位，若使用8K4位存储器芯片组成该机所允许的最大内存空间,问：1）共需多少片8K4位存储器芯片？ 2）需片内地址线多少根？片选地址线多少根？,解：1）最大内存空间=64K8 216=64K 2）需8K4位存储器芯片：64K8 =16 3）需片内地址线：13根，片选地址线：3根,8K4,第五节 8086/8088的主存储器 一、8086/8088的存储器结构及其寻址 8086/8088以一个字节（8位二进制代码）为一个存储单位，并用唯一的一个地址码标识。因有20根地址线，8086/8088的存储器最大可有

20、1M（220）的存储容量，其寻址范围为00000HFFFFFH，如图4-19所示。,.,图4-19 8086的存储器结构,00000H,00001H,00002H,00003H,FFFFFH,FFFFEH,偶地址库,奇地址库,1、 8086的存储器结构,20H 27H,10H 20H,2、数据在存储器中的存放原则及寻址原则,（1）字节数据 数据位数8位，可以存于00000HFFFFFH间的任意单元，CPU存取字节数据时，只需给出对应的实际地址即可。,（2）字数据：任何相邻的两个单元可以存入一个16位的字 存放原则：高8位存在高地址单元，低8位存于低地址单元 寻址原则：低位字节地址作为字的地址,

21、显然，一个字的地址可以是偶数的，也可以是奇数的。 规则字：存于偶地址的字 非规则字：存于奇地址的字 一般8086总是把字按规则字存放，因为8086CPU存取一个规则字需要一个总线周期，而存取一个非规则字，则需要两个总线周期,（3）双字数据：4个字节，占连续4个单元 存放原则：高位字存在高地址单元，低位字存于低地址单元，每字再按字数据的存放原则存放。 寻址原则：最低位字节地址作为双字的地址,二、存储器的分段结构及物理地址的形成 由于8086/8088CPU的地址线为20条，因此存储单元的地址应该是20位（二进制），但CPU内部可以提供地址的寄存器均为16位，其寻址范围为64K字节。要扩大到1M字

22、节的寻址范围需要一个辅助方法来构造20位的地址。这个辅助的方法就是采用地址分段。,分段原则：,1、段首地址低4位必须为全0，高16位任选,3、每段内的任一存储单元地址可以用相对于段基址的16位偏移量来表示。这个偏移量称当前段内偏移地址，也称有效地址EA，其范围是：0000HFFFFH。,2、规定：每段的最大内存为64K，用16位二进制表示,4、每两段之间最小相距 24 =16个内存单元,有关的几个地址概念：,有效地址：段内偏移地址 ，16位 ， 简称为 EA,罗辑地址：用段地址及偏移地址表示的内存单元地址为逻辑地址。即逻辑地址的表示格式为：段地址：偏移地址。,物理地址：20位（16进制为5位）

23、的实际地址码，称为内存单元的物理地址。,段首地址：一个段的起始地址， 又称段基地址，一般指其高16位（低4位必须为全0 ），存于相应的段寄存器中：CS、SS、DS、ES,物理地址=段首址10H+段内偏移地址,在段首地址后加4个0,例：已知一个数存于 C018H：FE7FH单元中，求其物理地址,解：根据公式物理地址=段首址10H+段内偏移地址 物理地址=C018H10H+FF7EH,C 0 1 8 0 H + F E 7 F H,C F F F F H,一个段的段首地址确定后，这个段的物理地址范围已定 起始物理地址：段首址10H+0000H 末物理地址： 段首址10H+FFFFH,例： 例：设段

24、基地址=5DA0H 则 段首物理地址=5DA0H10H+0000H =5DA00H； 段末物理地址=5DA0H10H+FFFFH =6D9FFH,5 D A 0 0 H,+ F F F F H,6 D 9 F F H,一个数据一旦存入内存后，它的物理地址是唯一的，但其段地址和段内偏移地址却是可以变化的。 例如字数据2A30H存入段地址为2100H，偏移地址为180H后，则2A30H的物理地址是：,2100H10H+180H=21180H 则21180H是唯一能访问到2A30H的地址，这个值是固定不变的（当然不能往此地址重新存入数据！）； 若将数据区段寄存器DS的内容由原来2100H修改为120

25、0H，2A30H的物理地址仍是21180H，但其段内偏移地址却发生了变化！,段内偏移地址=21180H-12000H=F180H,30H,2AH,21180H,2100H,DS,EA=180H,存储器,-1A00H,-7180H,2 1 1 8 0 H,-1 A 0 0 0 H,7 1 8 0 H,三、 按信息的分段存储及分段寻址 在存储器中存放的内容可分为指令、数据及计算机系统的状态等信息。为了寻址及操作的方便，存储器的空间可按信息特征进行分段。一般将存储器划分为：程序区、数据区、堆栈区。在程序区存储程序的指令代码；在数据区存储原始数据、中间结果和最后结果；在堆栈区压入需保护的寄存器内容或状

26、态等信息。,1、对程序区的访问 存放源程序代码的存储区又称代码段， 段地址：CS 段内偏移量：IP。 下一条要取出的指令字节物理地址：CS10H+IP,固定，不能更改！,2、 对堆栈区的访问 不同任务的程序往往要求有对应的堆栈区，以便在执行程序时进行各自的堆栈操作。 段地址：SS 段内偏移量：SP。 堆栈栈顶物理地址=SS10+SP,固定，不能更改！,3、对数据区的访问 不同任务的程序最好设置相应的数据区，在执行指令时对区内的数据进行存取操作，当前数据段的基地址要存入DS。 段地址：DS 段内偏移量：EA 数据区某存储单元地址偏移量除可由几个间址寄存器提供外，还可由各种寻址方式给出，统称为有效

27、地址EA。,可更改为：ES、SS、CS,物理地址=DS10H+EA,例：已知 CS=100BH，SS=200AH，DS=300FH IP=0100H，SP=0200H，EA=0300H 则： 现正取出送往指令队列的指令的物理地址 =100BH10H+0100H=101B0H 堆栈栈顶的物理地址=200A0H+0200H=202A0H 数据区中段内偏移地址为EA的操作数物理地址 =300FH10H+0300H=303F0H,4、字符串操作 字符串操作时，一般涉及到存储器中两个数据块源块和目标块。 源数据块 目标数据块,段地址：DS （可更改） 段内偏移量：SI（固定）,段地址：ES （固定） 段

28、内偏移量：DI（固定）,例： MOVSB ； DS：SI ES：DI,字节,例：已知 DS=3A60H，SS=292FH，ES=107DH，CS=AFC0H，按段寄存器隐含规则，数据段、代码段、附加段、堆栈段的首末物理地址各为多少？ 解：（1）数据段首物理地址=3A60H10H+0000H=3A600H 数据段末物理地址 =3A60H10H+FFFFH=4A5FFH,3 A 6 0 0 H,+ F F F F H,4 A 5 F F H,1 1,（2）代码段首物理地址=AFC0H10H=0000H=AFC00H 代码段末物理地址 =AFC0H10H+FFFFH=BFBFFH,A F C 0 0

29、 H,+ F F F F H,B F B F F H,1 1,（3）附加段首物理地址=107DH10H+0000H=107D0H 附加段末物理地址 =107DH10H+FFFFH=207CFH,（4）堆栈段首物理地址=292FH10H+0000H=292F0H 堆栈段末物理地址 =292FH10H+FFFFH=392EFH,1 0 7 D 0 H,+ F F F F H,2 0 7 C F H,1 1 1,2 9 2 F 0 H,+ F F F F H,3 9 2 E F H,1 1 1,例：已知 DS=35C9H，SS=1536H，ES=5ADEH，CS=2C1AH， IP=1025H，SP

30、=2EF6H， 问： （1）堆栈栈顶的物理地址？（2）将取出的指令物理地址？,解： （1）堆栈栈顶的物理地址=SS10H+SP=18256H,1 5 3 6 0 H,+ 2 E F 6 H,1 8 2 5 6 H,1 1,（2）将取出的指令物理地址=CS10H+IP=2B1C5H,2 C 1 A 0 H,+ 1 0 2 5 H,2 B 1 C 5 H,例：已知一个数存于物理地址为2319DH的单元中，存入时使用的偏移地址为451DH，问：DS=？,解：根据公式 物理地址=DS10H+偏移地址 即： 2319DH=DS10H+451DH DS=（2319DH-451DH）/10H,2 3 1 9

31、 D H - 4 5 1 D H,1 E C 8 0 H, DS=1EC8H,要求：容量大，速度快，成本低,简称快存，高速小容量存储器 用于临时存放指令和数据 双极型半导体存储器组成，存取速度快，存储容量小,主要存储器，简称主存 存放运行期间大量程序和数据 由MOS半导体存储器组成,也称为辅助存储器，简称外存 存储容量大，用于存放系统程序和大型数据文件数据库。 由磁表面存储器组成,快速存取,大的存储容量,选取适当的存储容量和存取周期,一、存储器的分级结构,第六节 微型计算机扩展存储器及其管理,二、 高速缓冲存储器 （一）、Cache的功能及基本原理 高速缓冲存储器（Cache）简称快存，是为了解决CPU和主存之间速度不匹配问题而设置的。如图4-16所示，它是介于CPU与主存M2之间的小容量存储器，但存取速度比主存快。 有了快存，就能高速地向CPU提供指令和数据，从而加快了程序执行的速度。目前，由于能够提供较廉价的半导体存储器，所以快存不仅在中大型计算机中使用，而且也进入微型计算机的存储系统。快存可以看作为主存的缓冲存储器，它通常由高速的双极型半导体存储器或SRAM组成。快存的功能全部由硬件实现