数电-组合逻辑电路练习题课件_第1页
数电-组合逻辑电路练习题课件_第2页
数电-组合逻辑电路练习题课件_第3页
数电-组合逻辑电路练习题课件_第4页
数电-组合逻辑电路练习题课件_第5页
已阅读5页,还剩41页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

1、数字电子子技术的自测训练,第3章组合逻辑电路,1。数字电子技术第三章,组合逻辑电路的选择题,1。组合逻辑电路的结构()。根据任意时刻组合逻辑电路的输出信号,它只依赖于当时的输入信号,与输入信号作用前的电路状态无关,它只由门组成,在结构上没有反馈。2,PPT学习与交流,数字电子技术第3章组合逻辑电路的单选题,2,下面描述的组合逻辑电路的特征是错误的()。在结构上,组合逻辑电路只由门组成,没有反馈,也没有存储元件。因此,就逻辑功能而言,当时的输入信号决定了当时的输出信号。3,PPT学习与通信,数字电子技术第3章组合逻辑电路的选择题,3,在下列器件中,()用于实现逻辑加法。半加法器、全加器和加法器等

2、电路实现算术加法而不是逻辑加法。或门电路不执行逻辑加法运算。4,PPT学习与通信,数字电子技术,第3章组合逻辑电路的选择题,4。能够有多个输入信号并且同时有效的编码器是()。二进制编码器和二进制编码器(8421BCD编码器是二进制编码器的一种),其输入量受到限制,任何时候只允许一个输入信号有效,并且只编码一个有效的输入信号。也就是说,限制输入模式可确保任何时候只对一个输入信号进行编码。优先级编码器具有无限制的输入量,允许多个输入信号同时有效,但只编码一个高优先级的输入信号。也就是说,电路可以选择用于编码的输入信号。5,PPT学习与通信,数字电子技术第3章组合逻辑电路的单选题,5,3线和8线译码

3、器74LS138,当控制端使其处于未译码状态时,各输出端的状态为()。74LS138是一款3线和8线解码器,有效输出为0。当它处于未编码状态时,每个输出端应该没有输出,也就是说,它都处于1状态。6,PPT学习和通信,第3章数字电子技术,组合逻辑电路的选择题,6,下面是()3线和8线解码器74LS138的非输出状态。在解码操作中,74LS138是一个3线8线解码器,输出为0。当输入一组代码时,8个输出中只有一个为0,其他输出为1。当处于未编码状态时,所有输出均为1。7,PPT学习和通信,数字电子技术,第3章组合逻辑电路的单选题,7,具有N位代码输入的二进制解码器,当每组代码被输入时,具有输出信号

4、的输出端的数量为()。当二进制解码器工作时,它将一组输入代码转换成唯一的十进制数。因此,对于每组输入码,只有一个输出端有一个输出信号。8,PPT学习与交流,第3章数字电子技术组合逻辑电路选择题,9,PPT学习与交流,第3章数字电子技术组合逻辑电路选择题,9位和4位二进制解码器,输出端的数量是()。二进制解码器,工作时将所有输入变量的组合转换成十进制数。具有4个输入变量的4位二进制解码器应转换成24=16个十进制数,即有16个输出端。10,PPT学习和通信,数字电子技术第3章,组合逻辑电路的选择题,10。当集成4位二进制数据比较器为最低位芯片时,级联输入端(扩展端)的连接为()。集成4位二进制数据比较器的输出由比较输入和级联输入(扩展输入)决定,级联输入是低位(而不是数字本身)的比较结果。比较时,高位可以决定大小关系,但低位被忽略。

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论