数字电路基础 -阎石第五版-第6章

1、第6章，时序逻辑电路，教学内容，6.1概述6.2时序逻辑电路的分析方法6.3一些常用的时序逻辑电路6.4时序逻辑电路的设计方法，教学要求，1。主要内容：(1)时序逻辑电路的概念和电路结构特征；(2)同步时序电路的一般分析方法；(3)同步计数器的一般分析方法；(4)将使用零设置方法和数字设置方法来形成任意二进制计数器。一般内容：(1)同步和异步的概念，当前状态、子状态、有效状态、无效状态、有效周期、无效周期和自启动的概念，以及寄存器的概念；(2)同步时序逻辑电路的设计方法。1.组合电路和时序电路的区别1。组合电路：电路的输出只与电路的输入有关，与电路的先前状态无关。时序电路在给定时间的输出取决于

2、当时电路的输入和前一时间电路的状态，后者由触发器保存。时序电路的状态与时序有关。时序电路在任何时候的稳定输出不仅与当时的输入信号有关，还与电路的原始状态有关。时序逻辑电路的基本单元是触发器。时序逻辑电路的分类：根据动作特性，可分为同步时序逻辑电路和异步时序逻辑电路。在相同的时钟信号操作下，所有触发器状态变化同时发生。触发状态变化不会同时发生。根据输出特性，可分为米莉时序逻辑电路和摩尔时序逻辑电路。输出不仅取决于存储电路的状态，还取决于电路的电流输入。输出仅取决于存储电路的状态，与电路的电流输入无关。3.时序逻辑电路的功能描述方法。特征方程：描述触发器逻辑功能的逻辑表达式。驱动方程：(激励方程)

3、触发器输入信号的逻辑表达式。时钟方程：控制时钟CLK的逻辑表达式。状态方程：(子状态方程)子状态输出的逻辑表达式。将驱动方程代入特征方程，得到状态方程。输出方程：输出变量的逻辑表达式。1。逻辑方程，2。状态表，反映输出z和子状态Q*与输入x和当前状态Q之间的关系.3。状态图，反映时序电路的状态转移规律和相应的输入输出值关系图。箭头尾部：当前状态，箭头：辅助状态，标记：输入/输出，4。时序图，又称工作波形图，以波形的形式形象地表达了输入信号、输出信号和电路状态在时间上的对应关系。这四种方法从不同的角度突出了时序电路逻辑功能的特点。它们本质上是相同的，可以相互转换。电路图、时钟方程、驱动方程和输出

4、方程、状态方程、状态图、状态表、时序图、1、5、时序电路的分析步骤：6.2时序逻辑电路的分析方法、判断电路的逻辑功能、检查自启动、几个概念、有效状态：时序电路中任何使用的状态。有效循环：由有效状态组成的循环。无效状态：时序电路中任何未使用的状态。无效循环：如果一个无效状态形成一个循环，它被称为无效循环。自启动：如果无效状态在CLK的作用下能自动进入有效周期，则表示电路可以自启动；否则，它不能自我启动。例6.2.1，解决方案：写等式、驱动等式、同步时序电路和时钟等式。输出方程，找到状态方程，将驱动方程代入JK触发器的特性方程，得到电路的状态方程：计算并列出状态转移表，绘制状态转移图，制作时序图，

5、解释电路功能。这是一个同步七系统加法计数器，可以自己启动。例6.2.3，求解：写方程，驱动方程，代入D触发器的特性方程，得到电路的状态方程和输出方程，找到状态方程，计算并列出状态转移表，画出状态转移图，电路状态，转移方向，00，01，10，11，转移条件，A=1是二进制递减计数器。6.3一些常用的时序逻辑电路、寄存器和移位寄存器1。寄存器。在数字电路中，用来存储二进制数据或代码的电路称为寄存器。该寄存器由具有存储功能的触发器组成。触发器可以存储1位二进制代码，用于存储N位二进制代码的寄存器需要N个触发器。同步触发器、4位寄存器、边沿触发器，(1)清零。异步清零。也就是说，(2)发送号码。CLK

6、上升沿发送号码。也就是说，(3)保持。除了CLK的上升沿，寄存器内容将保持不变。2.移位寄存器，单向移位寄存器，0，0，1，0，1，1。在四个CLK信号之后，所有串行输入的4位代码被移入寄存器，并且在四个触发器的输出端获得并行输出代码。首先将4位数据并行放入移位寄存器的4个触发器中，经过4 CP、4后从串行输出端依次输出4位代码，从而实现数据的并串转换。单向移位寄存器具有以下主要特征：(1)在CLK脉冲的作用下，单向移位寄存器中的数字可以依次向右或向左移位。(2)n位单向移位寄存器可以寄存N位二进制码。用N个CLK脉冲完成串行输入，然后从Q0 QN-1获得并行的N位二进制码，用N个CLK脉冲实

7、现串行输出。(3)如果串行输入端的状态为0，寄存器将在n个CLK脉冲后清零。两片74LS194A连接成一个8位双向移位寄存器，双向移位寄存器74LS194用于构成节日彩灯控制电路。S1=0，S0=1向右移动进行控制。当Q=0时，发光二极管亮起，按钮被清除。本节总结：本节总结：计数器，在数字电路分类：计数器，二进制计数器，十进制计数器，N进制计数器，向上计数器，同步计数器，异步计数器，向下计数器，向上计数器，向上计数器，向上计数器，向下计数器，二进制计数器，十进制计数器，N进制计数器，N位二进制同步向上计数器电路连接规则：驱动方程图6.3.10第279页，4位二进制同步加法计数器，如果计数脉冲频

8、率为f0，输出脉冲频率为Q0，Q1，Q2和因此，它也被称为分频器。4位集成二进制同步加法计数器74LS161/163，预置数控制端，数据输入端，异步复位端，工作状态控制端，进位输出，(a)引脚排列图，4位同步二进制计数器74161功能表，74161具有异步清零和同步设置功能。驱动方程，输出方程，n位二进制同步减法计数器的连接规则：284页，图6.3.15，4位集成二进制同步可逆计数器74LS191，预置数控制端，使能端，加减控制端，串行时钟输出，4位同步二进制可逆计数器74LS191功能表，74LS191具有异步设置功能。74LS193具有异步清零和设置功能。2.同步小数计数器。同步十进制加法

9、计数器：是从同步二进制加法计数器修改而来的。同步十进制加法计数器74LS160和74LS161具有相同的逻辑图和功能表，除了74LS160是十进制，74LS161是十六进制。同步十进制升降计数器也有两种结构形式：单时钟和双时钟。有74LS190属于单时钟，74LS192属于双时钟。、74LS190和74LS191具有相同的逻辑图和菜单；74LS192和74LS193的逻辑图和菜单相同。2。异步计数器，1。异步二进制计数器，3位异步二进制加法计数器，下降沿触发，Q0连接到CLK1，Q1连接到CLK2。如果上升沿触发，Q0应连接到clk1，Q1应连接到CLK2。3位异步二进制减法计数器，由下降沿触

10、发的触发器，连接到CLK1和CLK2。如果上升沿触发，它应连接到CLK1和CLK2。2.异步十进制计数器，异步二进制-五进制计数器74LS290，设置为0和9。如果计数脉冲从CLK0输入，输出从Q0引出，则获得二进制计数器。如果计数脉冲从CLK1端输入，输出从Q1引出到Q3，Q3是一个十进制计数器。如果CLK1和Q0相连，CLK0用作输入端，输出从Q0引出至Q3，可获得8421码十进制计数器。74LS290菜单，缺点：(1)工作频率低；(2)电路状态解码中存在竞争风险现象。异步计数器的特点、优点：结构简单，第三，任意二进制计数器的构造方法，当使用现有的N进制计数器来构造任意二进制(M)计数器时

11、，如果是MN，则需要多个N进制计数器。实现方式、置零方式(复位方式)、置数方式(置数方式)、置零方式、74LS160具有异步清零功能、当是MN时，需要通过多个N进制计数器、串行进位方式、并行进位方式、全局置零方式和全局置数方式的组合来实现，如果M可以分解为M=N1N 2(0。其连接方式只有：整数置零方式、整数置零方式、串行进位方式：低位片的进位信号作为高位片的时钟输入信号。并行进位方式：将低位片的进位信号作为高位片的工作状态控制信号。全清零模式：首先以最简单的方式将两个N进制计数器连接成一个大于M进制的计数器，当计数器处于M状态时，使RD=0，同时将两个计数器置零。整体设置方式：首先以最简单的方式将两个n进制计数器连接成一个大于m进制的计数器，然后在某个状态下使LD=0，同时将两个计数器设置为合适的状态，得到m进制计数器。示例6.3.3使用两个同步十进制计数器来连接数百个计数器。解决方案：并行进位模式，串行进位模式，示例6.3.4使用两片74LS160连接到29个十进制计数器。解决方案：整体调零模式，整体数字设置模式，四。移位寄存器计数器、环形计数器、结构特征：D0=环形计数器由四进制计数器、自启动环形计数器：状态转换