常见硬件工程师笔试题及标准答案

常见硬件工程师笔试题及标准答案

硬件工程师笔试题

一、电路分析：

1、竞争与冒险

在组合逻辑中，在输入端的不同通道数字信号中经过了不同的延

时，导致到达该门的时间不一致叫竞争。因此在输出端可能产生

短时脉冲（尖峰脉冲）的现象叫冒险。

常用的消除竞争冒险的方法有：输入端加滤波电容、选通脉冲、

修改逻辑设计等。

2、同步与异步

同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟之间

没有固定的因果关系。

同步电路：存储电路中所有触发器的时钟输入端都接同一个时钟

脉冲源，因而所有触发器的状态的变化都与所加的时钟脉冲信号

同步。

异步电路：电路没有统一的时钟，有些触发器的时钟输入端与时

钟脉冲源相连，只有这些触发器的状态变化与时钟脉冲同步，而

其它的触发器的状态变化不与时钟脉冲同步。

异步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”

和“完成”信号使之同步

同步就是双方有一个共同的时钟，当发送时，接收方同时准备接

收。异步双方不需要共同的时钟，也就是接收方不知道发送方什

么时候发送，所以在发送的信息中就要有提示接收方开始接收的

信息，如开始位，结束时有停止位

3、仿真软件：Proteus

4、Setup和Holdtime

Setup/holdtime是测试芯片对输入信号和时钟信号之间的时

间要求。建立时间是指触发器的时钟信号上升沿到来以前，数据

稳定不变的时间。输入信号应提前时钟上升沿（如上升沿有效）

T时间到达芯片，这个T就是建立时间-Setuptime.如不满足

setuptime,这个数据就不能被这一时钟打入触发器，只有在下

一个时钟上升沿，数据才能被打入触发器。保持时间是指触发器

的时钟信号上升沿到来以后，数据稳定不变的时间。如果hold

time不够，数据同样不能被打入触发器。

5、IC设计中同步复位与异步复位的区别

同步复位在时钟沿采集复位信号，完成复位动作。异步复位不管

时钟，只要复位信号满足条件，就完成复位动作。异步复位对复

位信号要求比较高，不能有毛刺，如果其与时钟关系不确定，也

可能出现亚稳态。

6、常用的电平标准

TTL：transistor-transistorlogicgate晶体管一晶体管逻辑

门

CMOS：ComplementaryMetalOxideSemiconductor互补金属氧

化物半导体

LVTTL（LowVoltageTTL）、LVCM0S（LowVoltageCMOS）：3.3V、

2.5V

RS232、RS485

7、TTL电平与CMOS电平

TTL电平和CMOS电平标准

TTL电平：5V供电

输出L：<0.4V；H：>2.4V1

输入L：<0.8V；H：>2.0V0

CMOS电平：（一般是12V供电）

输出L：<0.l*Vcc；H：>0.9*Vcc

输入L：<0.3*Vcc；H：>0.7*Vcc.

CMOS电路临界值（电源电压为+5V）

VOHmin=4.5VVOLmax=0.5V

VIHmin=3.5VVILmax=1.5V

特性区别：

CMOS是场效应管构成，TTL为双极晶体管构成；

CMOS的逻辑电平范围比较大（3〜15V）,TTL只能在5V下工作;

CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小,

抗干扰能力差；

CMOS功耗很小，TTL功耗较大（1〜5mA/门）；

CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多

相当。

8、RS232、RS485

RS232：采用三线制传输分别为TXD\RXD\GND,其中TXD为发送

信号，RXD为接收信号。

全双工，在RS232中任何一条信号线的电压均为负逻辑关系。即:

—15v~—3v代表1

+3v~+15v代表0

RS485：采用差分传输（平衡传输）的方式，半双工，一般有两

个引脚A、BoAB间的电势差U为UA-UB：

不带终端电阻AB电势差：+2〜+6v逻辑'1'；

—2〜一6v逻辑'0'；

带终端电阻AB电势差：大于+200mv逻辑'1，；

小于一200mv逻辑'0';注意：AB之间的电压差不小于200mv。

波特率计算：如图，传输9bit（1起始位+8数据位）花费的时

间为79usoIs传输的数据量为1/0.000079*9=113924,可以

推测波特设置的波特率为115200oRS485的波特率计算同理。（二

进制系统中，波特率等于比特率）

终端电阻其目的就是消耗通信电缆中的信号反射，其原因有两

个：阻抗不连续喝阻抗不匹配。

9、CANBUS

要点（显性与隐性电平）：

显性位即无论总线上各节点想将总线驱动成什么样的电平，只要

有一个节点驱动为显性位，则总线表现为显性位的电平；隐性位

正好相反，只有各节点都不将总线驱动成显性位的电平，总线才

表现为隐性位对应的电平。显性位电平为Vh-Vl=2V,逻辑上为

“0”；隐性位电平为Vh-Vl=0V,逻辑上为“1”。

CAN总线在没有节点传输报文时是一直处于隐性状态。当有节点

传输报文时显性覆盖隐性，由于CAN总线是一种串行总线，也就

是说报文是一位一位的传输的，而且是数字信号（0和1）,1

代表隐性，0代表显性。在传送报文的过程中是显隐交替的，就

像二进制数字0101001等，这样就能把信息发送出去，而总线空

闲的时候是一直处于隐性的。

“显性”具有“优先”的意味，总线上执行逻辑上的线“与”时,

只要有一个单元输出显性电平，总线上即为显性电平；只有所有

的单元都输出隐性电平，总线上才为隐性电平。（显性电平比隐

性电平更强）

隐性（逻辑'1'）：H=2.5V,L=2.5V,H-L=0V

显示（逻辑'O'）:H=3.5V,L=l.5V,H-L=2V

共同点：CAN_BUS空闲状态为隐性状态，相当于串口通信

（232/485）的停止位'1'；当准备发送数据时，CAN_BUS的状

态由隐性变成显性，相当于串口通信（232/485）的起始位'0'。

10、KNXBUS

1、概述：KNX是Konnex的缩写。1999年5月，欧洲三大总线协

议EIB、BatiBus和EHSA合并成立了Konnex协会，提出了KNX

协议。该协议以EIB为基础，兼顾了BatiBus和EHSA的物理层

规范，并吸收了BatiBus和EHSA中配置模式等优点，提供了家

庭、楼宇自动化的完整解决方案。

2、总线框架:

A、总线一区域总线（15条）一主干道Q5条）一总线设备（64个）

B、15*15*64=14400个设备

C、三种结构：线形、树形、和星形

D、KNX总线协议遵循0SI模型协议规范，并进行了合理的简化。

由物理层、数据链接层、网络层、传输层和应用层组成，会话层

和表示层的功能则并入应用层与传输层

3、配置模式:

A、S-Mode（system系统模式）

B、E-Mode（Essential简单模式）

4、所有的总线设备连接到KNX介质上（这些介质包括双绞线、

射频、电力线或IP/Ethernet）,它们可以进行信息交换。总线

设备可以是传感器也可以是执行器,所有这些功能通过一个统一

的系统就可以进行控制、监视和发送信号，不需要额外的控制中

心。

5、KNX电缆由一对双绞线组成，其中一条双绞线用于数据传输

（红色为CE+黑色为CE-）,另一条双绞线给电子器件提供电源。

6、所有的信号在总线上都是以串行异步传输（广播）的形式进

行传播，也就是说在任何时候，所有的总线设备总是同时接收到

总线上的信息，只要总线上不再传输信息时，总线设备即可独立

决定将报文发送到总线上。

11、SPI是串行外设接口（SerialPeripheralInterface）

是一种高速的，全双工，同步的通信总线，至少四根线；

SDI（数据输入）、SDO（数据输出）、SCLK（时钟）、CS（使能）。

12、以太网

9Ethernet以太网

201B年09月12日15:0423乔本金阅读教：12玩笠RMH更3

MAC:MediaAccessContioiler介质访问控制层

PHY:PortPhysicalLayer瑞口物理层

A':MediaIndependentInterface媒体独立接口

RMII;ReducedMediaIndopendontInterface简化媒体独立接口

OSI桃议.OpenSystemInterconnect开放系统互连参考模型

TCPJiP协议：TransmissionControlProtocol/lnternetProtocol传输控利协议佃特网互联协议

TCP/IP结构时应OSI

TCPHP051

叵用仁

应用后表示层

会朝

王机到王机总5CP）《又称帏一层J仔能层

网络昼＜IP）仅称宜网络目

数据请路后

"传口后《乂阳蝴母》

13、推挽电路和开漏输出

推挽输出：可以输出高,低电平，连接数字器件；推挽结构一般是

指两个三极管的B极和E极接在一起，总是一个三极管导通时另

一个三极管截止。

开漏输出：输出端相当于一个NPN三极管，集电极悬空，只能输

出低电平或者高阻杰，必须加一个上拉电阻输出高电平。开漏输

出可以将多个输出短接，共用一个上拉，此时这些开漏输出的驱

动PIN_A、PIN_B、PIN_C“与”的关系。

vtc

Rpull-up

Loq£c口I2

IC1inside

LocnLc勺2

TC2i21si.de

Logic'CT2

IC3inside

14、DC-DC电源和LDO电源

LDO：lowdropoutvoltageregulator低压差线性稳压器，故

名思意，为线性的稳压器，仅能使用在降压应用中。也就是输出

电压必需小于输入电压。优点：稳定性好，负载响应快。输出纹

波小，外围元器件少。

缺点：效率低，输入输出的电压差不能太大。负载不能太大，目

前最大的LDO为5A（但要保证5A的输出还有很多的限制条件）

DC/DC：直流电压转直流电压。严格来讲，LDO也是DC/DC的一

种，但目前DC/DC多指开关电源。包括boost（升压）、buck（降

压）、Boost/buck（升/降压）和反相结构，具有高效率、高输

出电流、低静态电流等特点，随着集成度的提高，许多新型DC-DC

转换器的外围电路仅需电感和滤波电容;但该类电源控制器的输

出纹波和开关噪声较大、成本相对较高。

优点：效率高，输入电压范围较宽。

缺点：负载响应比LDO差，输出纹波比LDO大。

15、基尔霍夫定律

电压定律（回路定律）：电路中沿任何一个回路的所有电压的代数

和为0；

电流定律（节点定律）：流入一个节点的所有电流之和等于流出该

节点的所有电流之和。

16、数字电路和模拟电路区别

数字电路只关心高低电平，模拟电路是连续变化的模拟量，表现

形式为电压和电流的连续波动

二、常用的元器件：

1、电阻resistance：固定电阻（色环电阻/贴片电阻）、热敏

电阻、光敏电阻、数字可调电阻

基本作用：限制电流和调节电压；

2、电容capacitance：陶瓷电容、铝电解电容、薄膜电容、纸

介电容、云母电容

基本作用：存储能量（以电场方式）和隔直通交（滤波/旁路）；

容抗和电容成反比，和频率也成反比。如果容抗用Xc表示，电

容用C表示，频率用f表示，那么Xc=l/（2冗fC）

3、电感inductance：磁芯电感、空心电感、可调电感、阻流电

感

基本作用：存储能量（以磁场方式）和阻交通直（抑制流过它的

电流突然变化）

电磁感应只有在外施电压或者电流随时间增大或减小的变化过

程中才会产生。

重点：电感的能量存储特性可以被用在开关电源电路中，如图升

压电路。当mos管打开，电感存储能量，由二极管隔断的负载由

电容存储能量供给。当MOS管关断时，存储在mos管的能量叠加

到5V电源（达到升压的效果）。此时，电感给电容充电，同时

供给负载电流。

4、磁珠：用于抑制信号线、电源线上的高频噪声和尖峰干扰，

还具有吸收静电脉冲的能力。磁珠是用来吸收超高频信号，像一

些RF电路，PLL,振荡电路，含超高频存储器电路（DDRSDRAM,

RAMBUS等）都需要在电源输入部分加磁珠，而电感是一种蓄能

元件，用在LC振荡电路，中低频的滤波电路等，其应用频率范

围很少超过50MHZ。磁珠有很高的电阻率和磁导率，等效于电阻

和电感串联，但电阻值和电感值都随频率变化。

4、二极管：正向导通，反向截至；（PN结二极管、肖特基二极

管、稳压（齐纳）二极管、发光二极管、变容二极管）

硅管：压降是0.7V左右，耐压高但开关速度慢，常用低频整流

和开关；

错管：压降是0.2V左右，阈值电压小，常用于RF信号检测和低

电压电平电路；

肖特基二极管：压降是0.4V左右，耐压低但开关速度快，常用

高频整流和开关。

二极管选项考虑五大因素：反向峰值电压/最大整流电流/响应速

度/反向漏电流/最大正向压降。

5、三极管（晶体管）：NPN,PNP三极管；用于开关和放大电路

术语：截止区、放大区、饱和区、偏置和静态工作点Q。

放大区电流增益：Ic=B*Ib,B是电流增益，典型值10-500,Ic

最大为80-600mAo只有工作在放大区，即对于流过晶体管的电

流和加在晶体管电压大小都有限制的，才存在电流增益。当lb

过大或过小，放大系数B都会变小。只有lb为常量，即静态工

作点才由有最大的电流增益。

放大区：Ie=Ic+Ib=（B+l）Ib

达林顿管：把两个三极管连在一起，工作电流更大，放大倍数B

更大（2B）等效晶体管电路。

6、MOS管（场效应管）：结型场效应管、金属氧化物晶体管（耗

尽型和增强型）、单结场效应管。除了增强型导通方向跟晶体管

一致，其他均相反。常用是增强型。

普通晶体管是电流控制元件，通过控制基极电流达到控制集电极

电流或发射极电流的目的，到信号源必须提供一定的电流才能工

作。

MOS管则是电压控制元件，它的输出电流决定于输入端电压的大

小，基本上不需要信号源提供电流，所以它的输入电阻很高，这

是它的突出特点。它广泛应用于放大电路和数字电路。

7、运算放大器

负反馈：把输出信号反馈到反相输入端，输出端输出信号电压取

决与反馈电阻。

计算公式：Vout=-Vin（Rf/Rin）o反馈电阻越大，输出越大，输

出反馈到输入的值就越小。

8、逻辑门电路

非门NOT、与门AND、与非门NAND、或门OR、或非门NOR

异或门XOR

同或门XNOR

硬件工程师面试题集

（DSP,嵌入式系统，电子线路，通讯，微电子，半导体）

--ReaLYamede1、下面是一些基本的数字电路知识问题，请简

要回答之。

(1)什么是Setup和Hold时间？

答：Setup/HoldTime用于测试芯片对输入信号和时钟信号之间

的时间要求。建立时间(SetupTime)是指触发器的时钟信号上升

沿到来以前，数据能够保持稳定不变的时间。输入数据信号应提

前时钟上升沿(如上升沿有效)T时间到达芯片，这个T就是建立

时间通常所说的SetupTime。如不满足SetupTime,这个数据就

不能被这一时钟打入触发器，只有在下一个时钟上升沿到来时，

数据才能被打入触发器。保持时间(HoldTime)是指触发器的时

钟信号上升沿到来以后，数据保持稳定不变的时间。如果Hold

Time不够，数据同样不能被打入触发器。

(2)什么是竞争与冒险现象？怎样判断？如何消除？

答：在组合逻辑电路中，由于门电路的输入信号经过的通路不尽

相同，所产生的延时也就会不同，从而导致到达该门的时间不一

致，我们把这种现象叫做竞争。由于竞争而在电路输出端可能产

生尖峰脉冲或毛刺的现象叫冒险。如果布尔式中有相反的信号则

可能产生竞争和冒险现象。解决方法:一是添加布尔式的消去项,

二是在芯片外部加电容。

(3)请画出用D触发器实现2倍分频的逻辑电路

答：把D触发器的输出端加非门接到D端即可，如下图所示：

>y1/OUTPUT

R——

1""V

(4)什么是"线与"逻辑，要实现它，在硬件特性上有什么具体要

求？

答：线与逻辑是两个或多个输出信号相连可以实现与的功能。在

硬件上，要用0C门来实现(漏极或者集电极开路)，为了防止因

灌电流过大而烧坏0C门，应在0C门输出端接一上拉电阻(线或

则是下拉电阻)。

(5)什么是同步逻辑和异步逻辑？同步电路与异步电路有何区

别？

答：同步逻辑是时钟之间有固定的因果关系。异步逻辑是各时钟

之间没有固定的因果关系.电路设计可分类为同步电路设计和异

步电路设计。同步电路利用时钟脉冲使其子系统同步运作，而异

步电路不使用时钟脉冲做同步，其子系统是使用特殊的“开始”

和“完成”信号使之同步。异步电路具有下列优点：无时钟歪斜

问题、低电源消耗、平均效能而非最差效能、模块性、可组合和

可复用性。

(7)你知道那些常用逻辑电平？TTL与COMS电平可以直接互

连吗？

答：常用的电平标准，低速的有RS232、RS485、RS422、TTL、

CMOS、LVTTL、LVCMOS.ECL、ECL、LVPECL等，高速的有LVDS、

GTL、PGTL、CML、HSTL、SSTL等。

一般说来，CMOS电平比TTL电平有着更高的噪声容限。如果不

考虑速度和性能，一般TTL与CMOS器件可以互换。但是需要注

意有时候负载效应可能引起电路工作不正常，因为有些TTL电

路需要下一级的输入阻抗作为负载才能正常工作。

（6）请画出微机接口电路中，典型的输入设备与微机接口逻辑示

意图（数据接口、控制接口、锁存器/缓冲器）

典型输入设备与微机接口的逻辑示意图如下：

2、你所知道的可编程逻辑器件有哪些？

答：ROM（只读存储器）、PLA（可编程逻辑阵列）、FPLA（现场可编

程逻辑阵列）、PAL（可编程阵列逻辑）GAL（通用阵列逻辑），

EPLD（可擦除的可编程逻辑器件）、FPGA（现场可编程门阵列）、

CPLD（复杂可编程逻辑器件）等，其中ROM、FPLA、PAL、GAL、EPLD

是出现较早的可编程逻辑器件，而FPGA和CPLD是当今最流行

的两类可编程逻辑器件。FPGA是基于查找表结构的，而CPLD是

基于乘积项结构的。

3、用VHDL或VERILOG、ABLE描述8位D触发器逻辑

4、请简述用EDA软件(如PROTEL)进行设计(包括原理图和PCB

图)到调试出样机的整个过程，在各环节应注意哪些问题？

答：完成一个电子电路设计方案的整个过程大致可分：(1)原理

图设计(2)PCB设计⑶投板(4)元器件焊接⑸模块化调试(6)整

机调试。注意问题如下：

(1)原理图设计阶段

注意适当加入旁路电容与去耦电容；

注意适当加入测试点和0欧电阻以方便调试时测试用；

注意适当加入0欧电阻、电感和磁珠(专用于抑制信号线、电

源线上的高频噪声和尖峰干扰)以实现抗干扰和阻抗匹配；

(2)PCB设计阶段

自己设计的元器件封装要特别注意以防止板打出来后元器件无

法焊接；

FM部分走线要尽量短而粗，电源和地线也要尽可能粗；

旁路电容、晶振要尽量靠近芯片对应管脚；

注意美观与使用方便；

⑶投板

说明自己需要的工艺以及对制板的要求；

(4)元器件焊接

防止出现芯片焊错位置，管脚不对应；

防止出现虚焊、漏焊、搭焊等；

(5)模块化调试

先调试电源模块，然后调试控制模块，然后再调试其它模块；

上电时动作要迅速，发现不会出现短路时在彻底接通电源；

调试一个模块时适当隔离其它模块；

各模块的技术指标一定要大于客户的要求；

（6）整机调试

如提高灵敏度等问题

5、基尔霍夫定理

KCL：电路中的任意节点，任意时刻流入该节点的电流等于流出

该节点的电流（KVL同理）6、描述反馈电路的概念，列举他们

的应用

反馈是将放大器输出信号（电压或电流）的一部分或全部，回收到

放大器输入端与输入信号进行比较（相加或相减），并用比较所得

的有效输入信号去控制输出，负反馈可以用来稳定输出信号或者

增益，也可以扩展通频带，特别适合于自动控制系统。正反馈可

以形成振荡，适合振荡电路和波形发生电路。

7、负反馈种类及其优点

电压并联反馈，电流串联反馈，电压串联反馈和电流并联反馈

降低放大器的增益灵敏度，改变输入电阻和输出电阻，改善放大

器的线性和非线性失真，有效地扩展，放大器的通频带，自动调

节作用

8、放大电路的频率补偿的目的是什么，有哪些方法

频率补偿是为了改变频率特性，减小时钟和相位差，使输入输出

频率同步

相位补偿通常是改善稳定裕度，相位补偿与频率补偿的目标有时

是矛盾的

不同的电路或者说不同的元器件对不同频率的放大倍数是不相

同的,如果输入信号不是单一频率，就会造成高频放大的倍数大,

低频放大的倍数小，结果输出的波形就产生了失真

放大电路中频率补偿的目的：一是改善放大电路的高频特性，二

是克服由于引入负反馈而可能出现自激振荡现象，使放大器能够

稳定工作。

在放大电路中，由于晶体管结电容的存在常常会使放大电路频率

响应的高频段不理想，为了解决这一问题，常用的方法就是在电

路中引入负反馈。然后，负反馈的引入又引入了新的问题，那就

是负反馈电路会出现自激振荡现象,所以为了使放大电路能够正

常稳定工作，必须对放大电路进行频率补偿。

频率补偿的方法可以分为超前补偿和滞后补偿，主要是通过接入

一些阻容元件来改变放大电路的开环增益在高频段的相频特性,

目前使用最多的就是锁相环

9、有源滤波器和无源滤波器的区别

无源滤波器：这种电路主要有无源元件R、L和C组成；

有源滤波器：集成运放和R、C组成，具有不用电感、体积小、

重量轻等优点。集成运放的开环电压增益和输入阻抗均很高，输

出电阻小，构成有源滤波电路后还具有一定的电压放大和缓冲作

用。但集成运放带宽有限，所以目前的有源滤波电路的工作频率

难以做得很高。

10、名词解释：SRAM、SSRAM、SDRAM、压控振荡器(VCO)

SRAM：静态RAM；DRAM：动态RAM；SSRAM：SynchronousStatic

RandomAccessMemory同步静态随机访问存储器，它的一种类

型的SRAM。SSRAM的所有访问都在时钟的上升/下降沿启动。地

址、数据输入和其它控制信号均与时钟信号相关。

这一点与异步SRAM不同，异步SRAM的访问独立于时钟，数据

输入和输出都由地址的变化控制。SDRAM：SynchronousDRAM同

步动态随机存储器。

11、名词解释:IRQ、BIOS、USB、VHDL、SDRO

(1)IRQ：中断请求

(2)BIOS：BIOS是英文"BasicInputOutputSystem"的缩略语，

直译过来后中文名称就是"基本输入输出系统，其实，它是一组

固化到计算机内主板上一个ROM芯片上的程序，它保存着计算

机最重要的基本输入输出的程序、系统设置信息、开机后自检程

序和系统自启动程序。其主要功能是为计算机提供最底层的、最

直接的硬件设置和控制。

(3)USB：USB,是英文UniversalSerialBUS(通用串行总线)

的缩写，而其中文简称为“通

串线，是一个外部总线标准，用于规范电脑与外部设备的连接和

通讯。

(4)VHDL：VHDL的英文全写是：VHSIC(VeryHighSpeed

IntegratedCircuit)HardwareDescriptionLanguage.翻译

成中文就是超高速集成电路硬件描述语言。主要用于描述数字系

统的结构、行为、功能和接口。

(5)SDR：软件无线电，一种无线电广播通信技术，它基于软件

定义的无线通信协议而非通过硬连线实现。换言之，频带、空中

接口协议和功能可通过软件下载和更新来升级，而不用完全更换

硬件。SDR针对构建多模式、多频和多功能无线通信设备的问题

提供有效而安全的解决方案。

12、单片机上电后没有运转，首先要检查什么

首先应该确认电源电压是否正常。用电压表测量接地引脚跟电源

引脚之间的电压，看是否是电源电压，例如常用的5Vo接下来

就是检查复位引脚电压是否正常。分别测量按下复位按钮和放开

复位按钮的电压值，看是否正确。然后再检查晶振是否起振了，

一般用示波器来看晶振引脚的波形，注意应该使用示波器探头的

“X10”档。另一个办法是测量复位状态下的10口电平，按住

复位键不放，然后测量10口(没接外部上拉的P0口除外)的电

压，看是否是高电平，如果不是高电平，则多半是因为晶振没有

起振。另外还要注意的地方是，如果使用片内ROM的话(大部分

情况下如此，现在已经很少有用外部扩ROM的了)，一定要将EA

引脚拉高，否则会出现程序乱跑的情况。如果系统不稳定的话，

有时是因为电源滤波不好导致的。在单片机的电源引脚跟地引脚

之间接上一个0.luF的电容会有所改善。如果电源没有滤波电

容的话，则需要再接一个更大滤波电容，例如220uF的。遇到

系统不稳定时，就可以并上电容试试（越靠近芯片越好）。

13、最基本的三极管曲线特性

答：三极管的曲线特性即指三极管的伏安特性曲线，包括输入特

性曲线和输出特性曲线。输入特性是指三极管输入回路中，加在

基极和发射极的电压VBE与由它所产生的基极电流IB之间的

关系。输出特性通常是指在一定的基极电流IB控制下，三极管

的集电极与发射板之间的电压VCE同集电极电流IC的关系

图（1）典型输入特性曲线

图(2)典型输出特性曲线

图(3)直、交流负载线，功耗线

14、什么是频率响应，怎么才算是稳定的频率响应，简述改变频

率响应曲线的几个方法答：这里仅对放大电路的频率响应进行说

明。在放大电路中，由于电抗元件(如电容、电感线圈等)及晶体

管极间电容的存在，当输入信号的频率过低或过高时，放大电路

的放大倍数的数值均会降低，而且还将产生相位超前或之后现

象。也就是说，放大电路的放大倍数(或者称为增益)和输入信号

频率是一种函数关系，我们就把这种函数关系成为放大电路的频

率响应或频率特性。放大电路的频率响应可以用幅频特性曲线和

相频特性曲线来描述，如果一个放大电路的幅频特性曲线是一条

平行于X轴的直线（或在关心的频率范围内平行于X轴），而相

频特性曲线是一条通过原点的直线（或在关心的频率范围是条通

过原点的直线），那么该频率响应就是稳定的

改变频率响应的方法主要有：（1）改变放大电路的元器件参数；

（2）引入新的元器件来改善现有放大电路的频率响应；（3）在原

有放大电路上串联新的放大电路构成多级放大电路。

15、给出一个差分运放，如何进行相位补偿，并画补偿后的波特

图

答：随着工作频率的升高，放大器会产生附加相移，可能使负反

馈变成正反馈而引起自激。进行相位补偿可以消除高频自激。相

位补偿的原理是：在具有高放大倍数的中间级，利用一小电容C

（几十〜几百微微法）构成电压并联负反馈电路。可以使用电容

校正、RC校正

分别对相频特性和幅频特性进行修改。

波特图就是在画放大电路的频率特性曲线时使用对数坐标。波特

图由对数幅频特性和对数相频特性两部分组成，它们的横轴采用

对数刻度lgf,幅频特性的纵轴采用lg|Au|表示，单位为dB；

相频特性的纵轴仍用6表示。

高通电路与低通电路的波樗图

(。高通电籍波特国(b)低电电箭波特里

16、基本放大电路的种类及优缺点，广泛采用差分结构的原因

基本放大电路按其接法分为共基、共射、共集放大电路。

共射放大电路既能放大电流又能放大电压，输入电阻在三种电路

中居中，输出电阻较大，频带较窄

共基放大电路只能放大电压不能放大电流，输入电阻小，电压放

大倍数和输出电阻与共射放大电路相当，频率特性是三种接法中

最好的电路。常用于宽频带放大电路。

共集放大电路只能放大电流不能放大电压，是三种接法中输入电

阻最大、输出电阻最小的电路，并具有电压跟随的特点。常用于

电压大电路的输入级和输出级，在功率放大电路中也常采用射极

输出的形式。

广泛采用差分结构的原因是差分结构可以抑制温度漂移现象。

17、给出一差分电路，已知其输出电压Y+和丫-，求共模分量和

差模分量

设共模分量是Yc,差模分量是Yd,则可知其输

Y+=Yc+YdY-=Yc-Yd可得Yc=(Y++Y-)/2Yd=(Y+-Y-)/2

18、画出一个晶体管级的运放电路，说明原理

下图(a)给出了单极性集成运放C14573的电路原理图，图(b)为

其放大电路部分：

图(a)C14573电路原理图图(b)C14573的放大电路部分

图(a)中Tl,T2和T7管构成多路电流源，为放大电路提供静态

偏置电流，把偏置电路简化后，就可得到图(b)所示的放大电路

部分。

第一级是以P沟道管T3和T4为放大管、以N沟道管T5和T6

管构成的电流源为有源负载，采用共源形式的双端输入、单端输

出差分放大电路。由于第二级电路从T8的栅极输入，其输入电

阻非常大，所以使第一级具有很强的电压放大能力。

第二级是共源放大电路，以N沟道管T8为放大管，漏极带有源

负载，因此也具有很强的电压放大能力。但其输出电阻很大，因

而带负载能力较差。电容C起相位补偿作用。

19、电阻R和电容C串联，输入电压为R和C之间的电压，输出

电压分别为C上电压和R上电压，求这两种电路输出电压的频谱,

判断这两种电路何为高通滤波器，何为低通滤波器。当RCXC""

P->

答：当输出电压为C上电压时：电路的频率响应为

]

H(o))=------------=------------

口11+jeRC

j(oC

记输入电压频谱为E（w）,则输出电压的频谱为

月㈤二H⑹耳⑷=1T^耳⑷

当输出电压为c上电压时:

电路的频率响应为：

H⑼=-----"j-=----—

R+-----1+------

ja)CJ^RC

记愉入电压频谱为e（w）,则输出电压的频谱为

="(◎)*(⑼=-----j—”（0）

1H-------

jcoRC

从电路的频率响应不难看出输出电压加在C上的为低通滤波器,

输出电压加在R上的为高通滤波器,RC«=',np=nn>

20、选择电阻时要考虑什么？

主要考虑电阻的封装、功率、精度、阻值和耐压值等。

21、在CMOS电路中，要有一个单管作为开关管精确传递模拟低

电平，这个单管你会用P管还是N管，为什么

答：用N管。N管传递低电平，P管传递高电平。N管的阈值

电压为正，P管的阈值电压为负。在N管栅极加VDD,在漏极加

VDD,那么源级的输出电压范围为。到VDD-Vth,因为N管的导

通条件是Vgs>Vth,当输出到达VDD-Vth时管子已经关断了。所

以当栅压为VDD时，源级的最高输出电压只能为VDD-Vth。这叫

阈值损失。N管的输出要比栅压损失一个阈值电压。因此不宜用

N管传输高电平。P管的输出也会比栅压损失一个阈值。同理栅

压为。时，P管源级的输出电压范围为VDD到IVthl,因此不

宜用P管传递低电平。

22、画电流偏置的产生电路，并解释。

基本的偏置电流产生电路包括镜像电流源、比例电流源和微电流

源三种。

下面以镜像电流源电路为例进行说明：

该耦蛹惶翎岫好TQ相由血肝TQ糖邮

MWTO工作楹境礼雕铀

卜场脚TO抑怖对帆椭淅昭斛崛t

岫于懒册滞即广集雄螭儿=%3=%

洲电雕麟雅,虬礼甄砌椭雌髓髓

M.R中触蹒疑.

^col1

T°<WrsT,

23、画出施密特电路，求回差电压。

答：下图是用CMOS反相器构成的施密特电路:

5-a丫-f

GiG»V)-1^0—v6

(•)(b)

用CMOS反相器构成的施密特触发器

(■)电路图(b)图形符号

假定反相器G1和G2是CMOS电路，它们的阈值电压为VTH=

Rx<Rlo

当％=0时，因G「G2接成了正反馈电路，所以乙=%=0。这

人&A*»0o

当州从0逐渐升高并达到外=时，由于G1进入了电压传输*

区(放大区)，所以％的增加将引发如下的正反馈过程

“At---->»01]----T

t|

于是电路的状态迅速地转换为“0=%H3〃DD。由此便可以求出qI

电路状态发生转换时对应的输入电平匕…因为这时有

R2

Kl+吗

所以％=\~％=(1+豺噎

称为正向阈值电压。

,当叫从商电平均D逐渐下降并达到V*='时，染的下降会引发:

愦过程•

PAI-----^ott-----FI

.TI

使电路的状态迅速转换为』=V“3。。由此又可以求出V,下降过程H

态发生转换时对应的输入电平/.。由于这时有

所以%-=啖7匕"H-云VDD

将匕)D=2Vn,代人上式后得到

'=(1-

七一称为负向阈值电压。

我们将看.与匕一之差定义为回差电压即

因此回差电压为：1122

2TTHDDRRVVVRR?==24、LC正弦波振荡器有哪几种三

点式振荡电路，分别画出其原理图。

答：主要有两种基本类型：电容三点式电路和电感三点式电路。

下图中(a)和(b)分别给出了其原理电路及其等效电路

»)♦款电曙

(a)电容三点式振荡电路

(b)电感三点式振荡电路

25、DAC和ADC的实现各有哪些方法？

实现DAC转换的方法有：权电阻网络D/A转换，倒梯形网络

D/A转换，权电流网络

D/A转换、权电容网络D/A转换以及开关树形D/A转换等。

实现ADC转换的方法有：并联比较型A/D转换，反馈比较型A/D

转换，双积分型A/D转换和V-F变换型A/D转换。

26、A/D电路组成、工作原理

A/D电路由取样、量化和编码三部分组成，由于模拟信号在时间

上是连续信号而数字信号在时间上是离散信号，因此A/D转换

的第一步就是要按照奈奎斯特采样定律对模拟信号进行采样。又

由于数字信号在数值上也是不连续的，也就是说数字信号的取值

只有有限个数值，因此需要对采样后的数据尽量量化，使其量化

到有效电平上，编码就是对量化后的数值进行多进制到二进制二

进制的转换。

27、为什么一个标准的倒相器中P管的宽长比要比N管的宽长

比大？

和载流子有关，P管是空穴导电，N管电子导电，电子的迁移率

大于空穴，同样的电场下，N管的电流大于P管，因此要增大P

管的宽长比，使之对称，这样才能使得两者上升时间下降时间相

等、高低电平的噪声容限一样、充电和放电是时间相等

28、锁相环有哪几部分组成？

锁相环路是一种反馈控制电路，简称锁相环（PLL）锁相环的特

点是:利用外部输入的参考信号控制环路内部振荡信号的频率和

相位。因锁相环可以实现输出信号频率对输入信号频率的自动跟

踪,所以锁相环通常用于闭环跟踪电路。锁相环在工作的过程中，

当输出信号的频率与输入信号的频率相等时，输出电压与输入电

压保持固定的相位差值，即输出电压与输入电压的相位被锁住，

这就是锁相环名称的由来锁相环通常由鉴相器（PD）、环路滤波

器（LF）和压控振荡器（VCO）三部分组成。锁相环中的鉴相器

又称为相位比较器，它的作用是检测输入信号和输出信号的相位

差，并将检测出的相位差信号转换成电压信号输出，该信号经低

通滤波器滤波后形成压控振荡器的控制电压，对振荡器输出信号

的频率实施控制。

29、用逻辑门和COMS电路实现AB+CD

这里使用与非门实现：

(a)用逻辑门实现

(b)用CMOS电路组成的与非门

图(a)给出了用与非门实现AB+CD,图(b)给出了用CMOS电路组

成的与非门，将图(b)代入图(a)即可得到用CMOS电路实现

AB+CD的电路。

30、用一个二选一mux和一个inv实现异或

假设输入信号为A、B,输出信号为Y=A'B+AB'。则用一个二选

一mux和一个inv实现异或的电路如下图所示:

e：>Oc>-------DI

31、给了reg的Setup和Hold时间，求中间组合逻辑的Delay

范围

假设时钟周期为Tclk,reg的Setup和Hold时间分别记为

Setup和Holdo则有：

Hold<Delay<TM-Setup

32、如何解决亚稳态

亚稳态是指触发器无法在某个规定时间段内达到一个可确认的

状态。当一个触发器进入亚稳态时，既无法预测该单元的输出电

平，也无法预测何时输出才能稳定在某个正确的电平上。在亚稳

态期间，触发器输出一些中间级电平，或者可能处于振荡状态，

并且这种无用的输出电平可以沿信号通道上的各个触发器级联

式传播下去。解决方法主要有：（1）降低系统时钟；（2）用反应更

快的FF；（3）引入同步机制，防止亚稳态传播；（4）改善时钟质

量，用边沿变化快速的时钟信号；（5）使用工艺好、时钟周期裕

量大的器件

33、集成电路前端设计流程，写出相关的工具。

集成电路的前端设计主要是指设计IC过程的逻辑设计、功能仿

真，而后端设计则是指设计IC过程中的版图设计、制板流片。

前端设计主要负责逻辑实现，通常是使用verilog/VHDL之类语

言，进行行为级的描述。而后端设计，主要负责将前端的设计变

成真正的schematic&layout,流片，量产。

集成电路前端设计流程可以分为以下几个步骤：(1)设计说明书；

(2)行为级描述及仿真；

(3)RTL级描述及仿真；(4)前端功能仿真。

硬件语言输入工具有SUMMIT,VISUALHDL,MENTOR和RENIOR等；

图形输入工具有：Composer(cadence),Viewlogic(viewdraw)

等；

数字电路仿真工具有：Verolog：CADENCE.Verolig-XL、

SYNOPSYS.VCS、MENTOR.Modle-sim

VHDL：CADENCE,NC-vhdhSYNOPSYS.VSS、MENTOR.Modle-sim

模拟电路仿真工具：HSpicePspice,

34、是否接触过自动布局布线，请说出一两种工具软件，自动布

局布线需要哪些基本元素Protel99seORcadAllegroPads2007

powerpcb焊盘阻焊层丝印层互联线注意模拟和数字分区域放置

敏感元件应尽量避免噪声干扰信号完整性电源去耦

35、描述你对集成电路工艺的认识

集成电路是采用半导体制作工艺，在一块较小的单晶硅片上制作

上许多晶体管及电阻器、电容器等元器件，并按照多层布线或遂

道布线的方法将元器件组合成完整的电子电路。(一)按功能结

构分类

模拟集成电路和数字集成电路

（二）按制作工艺分类

厚膜集成电路和薄膜集成电路。

（三）按集成度高低分类

小规模集成电路、中规模集成电路、大规模集成电路和超大规模

集成电路

（四）按导电类型不同分类

双极型集成电路和单极型集成电路。

双极型集成电路的制作工艺复杂，功耗较大，代表集成电路有

TTL、ECL、HTL、LST-TL、STTL等类型

单极型集成电路的制作工艺简单，功耗也较低，易于制成大规模

集成电路，代表集成电路有CMOS、NMOS、PMOS等类型

36、列举几种集成电路典型工艺，工艺上常提到0.25,0.18指的

是什么

制造工艺：我们经常说的0.18微米、0.13微米制程，就是指制

造工艺了。制造工艺直接关系到cpu的电气性能，而0.18微米、

0.13微米这个尺度就是指的是cpu核心中线路的宽度,MOS管是

指栅长。

37、请描述一下国内的工艺现状

38、半导体工艺中，掺杂有哪几种方式

39、描述CMOS电路中闩锁效应产生的过程及最后的结果

Latch-up闩锁效应，又称寄生PNPN效应或可控硅整流器（SCR,

SiliconControlledRectifier）效应。在整体硅的CMOS管下，

不同极性搀杂的区域间都会构成P-N结，而两个靠近的反方向的

P-N结就构成了一个双极型的晶体三极管。因此CMOS管的下面

会构成多个三极管，这些三极管自身就可能构成一个电路。这就

是MOS管的寄生三极管效应。如果电路偶尔中出现了能够使三极

管开通的条件，这个寄生的电路就会极大的影响正常电路的运

作，会使原本的MOS电路承受比正常工作大得多的电流，可能使

电路迅速的烧毁。Latch-up状态下器件在电源与地之间形成短

路，造成大电流、EOS（电过载）和器件损坏。

40、解释latch-up现象和Antennaeffect和其预防措施.

41、什么叫窄沟效应

当JFET或MESFET沟道较短，＜lum的情况下，这样的器件沟道

内电场很高，载流子民饱合速度通过沟道，因而器件的工作速度

得以提高，载流子漂移速度，通常用分段来描述，认为电场小于

某一临界电场时，漂移速度与近似与电场强成正比，迁移率是常

数，当电场高于

临界时，速度饱和是常数。所以在短沟道中，速度是饱和的，漏

极电流方程也发生了变化，这种由有况下饱和电流不是由于沟道

夹断引起的而是由于速度饱和

42、用波形表示D触发器的功能

以电平触发为例进行说明，D触发器的功能描述如下：当时钟信

号为低电平时，触发器不工作，处于维持状态。当时钟信号为高

电平时，D触发器的功能为：若D=0,则触发器次态为0；若D=l,

则触发器次态为lo下图以波形形式来描述D触发器的功能:

CP

D

。L

43、用传输门和倒向器组成的边沿D触发器如下图:

44、画状态机，接受1、2、5分钱的卖报机，每份报纸5分钱。

取投币信号为输入逻辑变量，投入一枚5分硬币是用A=1表示,

未投入时用A=0表示；投入一枚2分硬币是用B=1表示，未投

入时用B=0表示；投入一枚1分硬币是用C=1表示，未投入时

用C=0表示。由于每次最多只能投入一枚硬币，因此除了

ABC=000、ABC=001、ABC=010和ABC=100四种状态为合法状态，

其它四种状态为非法状态。假设投入3个2分硬币或者投入4

个1分硬币和1个2分硬币后，卖报机在给出报纸的同时会

找会1个1分硬币。这是输出变量有两个,分别用Y和Z表示。

给出报纸时Y=l,不给时Y=0；找回1个1分硬币时Z=l,不找

时Z=0。同时假定未投币时卖报机的初始状态为SO,从开始到当

前时刻共投入的硬币面值为1分记为S1,为2分时记为S2,

为3分记为S3,为4分时记为S4o

由上面的分析可以画出该状态机的状态转换表，如下表所示（方

便起见，这里给出输入变量为非法状态时的转换表）

000001010100

SOSO/OOSLOOS200SO10

SISI00S200S300XXX

S2S200S3,00S400x/xx

S3S3/00S400S0/10x/xx

S4S400SO10SO/llx/xx

状态图如下所示

100/10

45、用与非门等设计全加法器

设加数为A和B,低位进位为C,和为Sum,进位位为Cout,则

用与非门设计的全加器如下图

如果非门也用与非门实现的话，只需将与非门的两个输入端连

接，置换到非门即可

46、RS232c高电平脉冲对应的TTL逻辑是？

首先解释一下什么是正逻辑和负逻辑。正逻辑：用高电平表示逻

辑1,用低电平表示逻辑0。负逻辑：用低电平表示逻辑1,用

高电平表示逻辑0。在数字系统的逻辑设计中，若采用NPN晶体

管和NM0S管，电源电压是正值，一般采用正逻辑。若采用的是

PNP管和PM0S管，电源电压为负值，则采用负逻辑比较方便。

除非特别说明，一般电路都是采用正逻辑

对于RS232C的数据线，逻辑1(MARK)=-3V--15V；逻辑

0(SPACE)=+3〜"F15V,因此对应的TTL逻辑为负逻辑。

47、VC0是什么，什么参数(压控振荡器)？

VC0即压控振荡器，在通信系统电路中，压控振荡器(VC0)是其

关键部件，特别是在锁相环电路、时钟恢复电路和频率综合器等

电路中。VC0的性能指标主要包括：频率调谐范围，输出功率,

（长期及短期）频率稳定度，相位噪声，频谱纯度，电调速度，推

频系数，频率牵引等。

48、什么耐奎斯特定律，怎么由模拟信号转为数字信号

答：奈奎斯特定律包括奈奎斯特低通采样定律和奈奎斯特带遁

奈奎斯特低通采样定律：若一个连续模拟信号s⑴的最高频率

间隔时间为7；£1心力j的周期性冲激脉冲对其进行抽样时，s（r）将

所完全确定。

奈奎斯特带通采样定律：假设带通信号5（f）的频带限制在九与

频谱最低频率大于无，最高频率小于心。信号带宽3=启-力，：

表示为：

fn=nB+kB0«左v1

式中〃=L/H/8」，这时，能饮且出原带通信号的最小抽样频率为

将模拟信号转为数字信号分为三个步骤：抽样、量化和编码。

49、用D触发器做个4进制的计数器

由于是4进制计数器，因此只需两个D触发器即可，记进位输

出为Cout,时钟信号为CLK,则利用D触发器和门电路组成的4

进制计数器如下图：

50、锁存器、触发器、寄存器三者的区别

触发器：能够存储一位二值信号的基本单元电路统称为“触发

o

锁存器：一位触发器只能传送或存储一位数据，而在实际工作中

往往希望一次传送或存储多位数据。为此可把多个触发器的时钟

输入端CP连接起来，用一个公共的控制信号来控制，而各个数

据端口仍然是各处独立地接收数据。这样所构成的能一次传送或

存储多位数据的电路就称为“锁存器”。

寄存