16Modelsim简明使用指南培训教材电子互联

Modelsim简明使用指南2009.5数通开发二部刘一远目录前言菜鸟快餐Modelsim

Modelsim的命令行方式编写TESTBENCH进行仿真仿真验证浅说

目录前言菜鸟快餐Modelsim

Modelsim的命令行方式编写TESTBENCH进行仿真仿真验证浅说

前言MODELSIM指令栏库窗口主窗口工具栏菜单栏目录前言菜鸟快餐Modelsim

Modelsim的命令行方式编写TESTBENCH进行仿真仿真验证浅说

菜鸟快餐建立工程指定名称给工程加入文件全编译装载文件仿真菜鸟快餐选择待仿真文件点击OK打开波形窗口将信号加入波形窗口RUNALL菜鸟快餐中断仿真观察波形使用ZOOM工具使用ZOOM工具菜鸟快餐ZOOM缩放缩放至合适位置观察目录前言菜鸟快餐Modelsim

Modelsim的命令行方式编写TESTBENCH进行仿真仿真验证浅说

命令行方案几个常用命令vlib

建立仿真库指令vlog

编译待仿真文件指令Vsim

启动仿真器指令vsim

命令的参数-lib<library_name><top_level_design>-t<time_unit>•指定仿真的时间分辨率

•单位可以是{fs,ps,ns,ms,sec,min,hr}•如果用了Verilog的‘timescale指令,将使用整个设计中的最小的时间精度-pli<xxx.dll>

调用pli接口的动态链接库run命令参数可选的参数–-<timesteps><time_unit>•指定运行的timesteps数量•单位可用{fs,ps,ns,ms,sec}–-step•StepstothenextHDLstatement–-continue•继续上次在-step或断点后的仿真–-all•运行仿真器直到没有其他的事件run命令举例

run1000–从当前位置运行仿真1000timesteps

run2500ns–从当前位置运行仿真2500ns

run@3000–运行仿真到timestep3000

run–all–运行全部TESTBENCH一套指令Vsim–cvlibworkvmapworkworkvlog-incr–frun.f

Vsim

work.tb

run–allrun.do自动完成仿真步骤的宏文件–库设置–编译–仿真–强制仿真激励能在所有的ModelSim

模式里被调用–UI)Macro->Execute–COM)do<filename>.do

能调用其他的DO文件一个run.do例子quit-simif{![infoexistswork]}{vlibwork}vlog-incr-frun.f

vsim-LSECUREIP-Lunisims_ver-LXilinxCoreLib_ver

work.oam_lm_tb-pli

libswiftpli.dll-pli

novas.dllrun-all命令行与run.do结合vsim-cdorun.do

modelsim.ini文件ModelSim使用ASCII文件,由用户控制在ModelSim的安装目录一个缺省文件被提供modelsim.ini被编译器和仿真器使用

–存有初始信息

•库定位

•启动文件的定位

•ModelSim其他缺省设定目录前言菜鸟快餐Modelsim

Modelsim的命令行方式编写TESTBENCH进行仿真仿真验证浅说

设计中仿真的流程功能仿真时序仿真仿真准备1．设计HDL源代码2．完成激励代码3．仿真模型/库4.正确安装modelsim5.仿真列表设计HDL代码编写TESTBENCH编译添加仿真库编译库图示简单的仿真列表的编写仿真五个条件具备做仿真验证不断完善仿真列表PASS仿真列表中的每一条保存每一次仿真的激励以备回溯波形信号列表的保存仿真快捷方式目录前言菜鸟快餐Modelsim

Modelsim的命令行方式编写TESTBENCH进行仿真仿真验证浅说

仿真环境的模型如下图DesignUnderVerificationTESTBENCH一句话描述Testbench仿真的语言仿真的语言有很多,须满足下三条时序并行实例化可以使用的语言有VHDL,Verilog,Specman-e,vera,perl,tcl,System

VerilogC++DUV二个模型二个阶段模块仿真系统仿真DUV我们所采用的仿真结构

WritteninTclWritteninVerilogTESTBENCHStimulusGeneratorTXTBFMDUVBFMTXT