芯粒互联接口规范 第3部分：数据链路层技术要求 编制说明

《芯粒互联接口规范第3部分：数据链路层技术要求》（征求意见稿）编制说明1、任务来源《芯粒互联接口规范》由全国集成电路标准化技术委员会（SAC/TC59归口，主管部门为工业和信息化部（电子），主要承办单位为中关村高性能芯片互联技术联盟。2024年2月4日，国家标准化管理委员会印发《2024年全国标准化工作要点》，将“芯粒互联接口”列为集成电路领域标准稳链重点项目之一。《芯粒互联接口规范》计划分为5个部分：——第1部分：总则；——第2部分：协议层技术要求；——第3部分：数据链路层技术要求；——第4部分：基于2D封装的物理层技术要求；——第5部分：基于2.5D封装的物理层技术要求。本规范为《芯粒互联接口规范第3部分：数据链路层技术要求》，项目计划于2024年6月28日下达，项目编号：20242062-T-339，项目周期为12个月。2、制定背景大数据、云计算和AI的高速发展，对大算力芯片在速率、密度、时延、功耗、成本等方面提出了更高要求。然而，随着摩尔定律放缓，单芯片算力的提升逼近极限，芯片良率随着芯片面积变大而急剧降低，先进工艺成本越来越高。芯粒（Chiplet）技术为高性能芯片和高算力网络提供了新的技术路径，它通过高带宽互联接口和先进封装，将多个裸芯片或集成的裸芯片集成为一个更大的芯片或系统，兼具高性能和低成本优势，是后摩尔时代支撑计算产业发展不可或缺的关键技术。中国大陆在封装领域有良好基础，Chiplet技术突破将带动体系创新和产业链垂直整合，是我国集成电路产业崛起的重要突破点。为了实现封装内不同供应商、不同功能、不同工艺节点的芯粒间高速互联互通，需要制定统一的“芯粒互联接口规范”，用于Chiplet产业链各环节厂商进行相关产品开发。本标准项目由中关村高性能芯片互联技术联盟（HiPi）牵头，聚合产业链关键企业及研究机构的技术积累和实践经验，制定满足行业需求、有竞争力的Chiplet互联接口标准，支持我国Chiplet技术产品化、产业化，牵引构建Chiplet全要素产业优势，打造自主可控的芯粒产业生态。3、工作过程（1）标准立项HiPi联盟于2023年5月19日发布了《芯粒互联接口规范》团体标准（T/HiPi001-2023）,基于该标准内容形成本项国家标准的草案，向全国半导体器件标准化技术委员会（TC78）提出标准立项申请。先后于2024年4月3日和2024年5月15日完成工信部电子司评审答辩和国标委评审答辩，于2024年6月28日正式纳入推荐性国家标准制定计划项目，项目编号：20242062-T-339。（2）标准编制项目立项后，牵头单位组织成立标准工作组，来自集成电路设计、制造、封测、系统厂商及头部科研院所和高校共25位技术专家参与。工作组于2024年8月6日召开第一次会议，制定标准编制的具体实施计划和任务分工，推进标准草案的进一步完善和优化工作。2024年9月~10月，工作组对标准草案内容进行了详细评审，工作组成员提出标准修改建2024年11月8日，于黄山市，工作组组织第三次会议，就收集的68条修改建议，进行逐项讨论和确认，就意见处理达成共识。针对“第3部分：数据链路层”重点讨论了Flit数据格式、错误检测和纠错机制和低功耗管理机制等相关技术问题。随后，工作组结合收集的所有意见进行标准文本修改，最终形成征求意见稿，提交标委会评审和公示。（3）征求意见在标准编制期间，工作组同步积极开展行业重点单位和专家的意见征集。2024年8月期间，结合HiPi联盟《芯粒互联接口规范》团体标准的实施实践，面向国内IP企业征集技术意见和建议，收到安谋科技（中国）有限公司、北京芯力，合见工软、芯动科技、武汉芯动等单位的积极反馈。2024年8月30日，于北京亦庄，工作组组织第二次会议，与IP企业就相关意见和建议进行了详细交流和讨论。在2024年11月8日，黄山会议期间，工作组也邀请了来自中电科58所，湖北江城实验室、中科院微电子所、华为技术有限公司、浙江大学、北京邮电大学、中国移动、中兴微、合见工软等单位的9位资深技术专家参与评审和讨论。对于“第3部分：数据链路层技术要求”，专家主要意见包括：1）缺少ARQFlit的格式定义，需要补充；2）在错误检测和纠错部分，建议在附录或编制说明中说明原始误码率的制定过程以及使用场景的匹配关系；3）CRC检测算法的多项式，提供扰码初始种子的建议值；4）数据通道描述前后有歧义，建议统一公示化描述，或举例说明；5）多个表格中的TBD，增补具体数值。4、标准编制的主要成员单位及其所做的工作本标准的主要承办单位为中关村高性能芯片互联技术联盟，主要参与单位包括：深圳市海思半导体有限公司、中国电子技术标准化研究院、清华大学、北方集成电路技术创新中心（北京）有限公司、盛合晶微半导体（江阴）有限公司、北京大学、福建省电子信息集团、深圳市中兴微电子技术有限公司、北京芯力技术创新中心有限公司、中国移动通信有限公司研究院，参编单位共同负责本标准内容的编制。1、编制原则在《芯粒互联接口第3部分：数据链路层技术要求》标准编制过程中，主要遵循原则：（1）科学性,标准内容基于实际和应用的成果，确保技术指标的合理性和先进性；（2）实用性，标准满足集成电路发展的需求，立足国内产业链实际条件，具有可操作性和可实施性，便于企业的生产和跨产品互联互通3）协调性，与现行的国家标准、行业标准相协调，避免重复和矛盾4）前瞻性，充分考虑集成电路行业技术发展趋势，为未来的技术创新和产业发展预留空间。对于标准编制的结构要求、编排顺序、层次划分、表述规则和格式遵循GB/T1.1-2020《标准化工作导则第1部分：标准化文件的结构和起草规则》中相应条款要求。2、主要内容及其确定依据数据链路层主要为通信双方提供可靠的数据传输，本规范定义了芯粒间数据传输的错误检测和纠错机制，链路状态和低功耗切换管理，以及传输报文的格式。协议层的数据报文Packet在数据链路层被切分后以Flit为最小单位进行传输，在第6.1章节，对Flit是数据格式进行了详细定义，包括数据Flit、及NULLFlit、LPWFlit、和控制Flit等功能性Flit的格式。在第6.2章节，提出“CRC校验+重传”及“FEC纠错”两种错误检测和纠错机制，确保芯粒间数据传输的可靠性。其中FEC纠错采用ECC编解码对错误进行直接纠错，未采用RS码的原因是XXXX。为了便于标准实施者参考，规范中给出与编码方式对应的错误检测和纠错方式建重传为可配置功能，XXX解释为什么可配置？与前面的误码率对应关系？不重传如何处理误码错误？理误码错误？为了降低不同业务流量场景下的功耗，本规范支持低功耗处理机制，包括：带宽切换，关闭未使用的物理层通道；或在业务空闲时，进入低功耗模式。在第6.8.1章节，为了适应不同业务场景需求，定义了U1（空闲）和U2（挂起）两种可选低功耗状态。U1状态适合短期业务空闲场景，支持快速进入和退出，引入更低的处理延迟来降低空闲状态下的接口功耗；U2状态适合长时间业务空闲场景，停止数据的发送和接收，相比U1可降低更多功耗，但低功耗状态进入和退出延迟更大。在第6.8.2章节，定义了基于带宽切换的低功耗模式，可根据场景需求选择全（带宽）模式、半（带宽）模式和四分之一（带宽）模式，规范中对带宽切换流程进行了详细定义。在第8章，定义了数据链路层和协议层之间的数据接口PAIF（ProtocolAdapterInterface）,包括了发送数据接口、接收数据接口、控制接口和配置接口的数据格式。本标准对封装内高性能芯粒互联接口进行定义，以支持不同供应商（设计公司，Foundry，封测公司不同功能，不同工艺节点的芯粒实现高效互连互通。标准充分考虑国内产业需求、产业现状，支持中国主流先进封装类型和未来能力发展，兼顾性能及成本最优。架构和产品策略，建立中国Chiplet产业生态，支撑高性能计算和网络发展，打造中国数字新底座。2025-22022年3月，Intel携手10家行业巨头成立UCIe联盟，发布Chiplet互联接口协议，持续构建其X86生态。UCIe协议重点支持基于硅基中介层的2.5D封装。相比UCIe标准，本标准支持更多种类的2.5D封装和主流总线协议生态，可更好的兼顾成本、性能和国内产业工程能力。在性能方面，HiPi标准合理定义互联边长密度、能效、时延等核心竞争力指标范围，指标上限与UCIe持平或略好，可牵引产业界及生态创新及演进；下限值可满足国内主流应用场景需求，且生态内核心成员能力可达成。五、以国际标准为基础的起草情况，以及是否合规引用或者采用国际国外本标准没有引用国际标准。本标准与现行的法律、法规及国家标准、国家军用标准、行业标准没有冲突，不涉及知识产权纠纷。本标准草案以高性能芯片互联技术联盟已发布的《芯粒互联接口规范》为基础，在本领域核心单位中达成了技术共识，在国标立项后，工作组进一步根据编制原则进行