计算机组成原理-存储器和总线实验

实验六存储器和总线实验一、实验目的熟悉存储器和总线组成的硬件电路。二、实验要求按照实验步骤完成实验项目，利用存储器和总线传输数据三、实验内容实验原理图如下（省略图）：（1）实验原理按照实验所用的半导体静态存储器电路图进行操作，该静态存储器由一片6116（2Kx8）构成，其数据线（D0-D7）已和数据总线（BUS-DISPUNIT）相连接，地址线由地址锁存器（74LS273）给出，该锁存器的输入已连接至数据总线。地址A0-A7与地址总线相连，显示地址内容。数据开关经一三态门（74LS245）已连接至数据总线，分时给出地址和数据。因为地址寄存器为8位，接入6116的地址A7-A0，而高三位A8-A10本实验装置已接地，其容量为256字节。6116有三根控制线：/CS（片选线）、OE（读线）、WE（写线）。当片选有效（/CS=0）时，同时OE=0时，（WE=0）时进行读操作。本实验中将OE引脚接地，在此情况下，当/CS=0、WE=1时进行写操作，/CS=0、WE=0时进行读操作，其写时间与T3脉冲宽度一致。实验时T3脉冲由“单步”命令键产生，其他电平控制信号由二进制开关模拟，其中/CE(存储器片选信号)为低电平有效，WE为写/读（W/R）控制信号，当WE=0时进行读操作、当WE=1时为写操作。A0B0A1B1A2B2A3B3A4B4A0B0A1B1A2B2A3B3A4B4A5B5A6B6A7B7EDIRD1Q1D2Q2D3Q3D4Q4D5Q5D6Q6D7Q7D8Q8CLKCLRA0D0A1D1A2D2A3D3A4D4A5D5A6D6A7D7A8A9A10WGE（2）实验步骤1、控制信号连接：位于实验装置右侧边缘的RAM片选端（/CE）、写/读线、（WE）、地址锁存信号（LDAR）与位于实验装置左上方的控制信号（/CE、WE、LDAR）之间对应相连接。位于实验装置左上方CTR-OUT的控制信号（/SW-B）与左下方INPUT-UNIT(/SW-B)对应相连接。具体信号连接：/CW,WE,LDAR,/SW-B2、完成上述连接，仔细检查无误后方可进入本实验。在闪动上的“P.”状态下按动增址命令键，使LED显示自左向右第一位显示提示符“H”，表示本装置已进入手动单元实验状态。3、内部总线数据写入存储器给存储器的00、01、02、03、04地址单元中分别写入数据11、12、14、15，具体操作步骤如下：数据开关（00000000）数据开关（00000000）三态门地址寄存器AR(00000000)寄存器RAM（00010001）三态门数据开关（00010001）[LDAR=1][CBA=000]［ [CBA=001] [/CE=1][CE=1][按”STEP”][LDAR=0] [CBA=000] [CBA=000][/CE=0、WE=1] [LDAR=0][按”STEP”]4、读存储器的数据到总线上依次读出第00、01、02、03、04单元中的内容，观察上述各单元中的内容是否与前面写入的一致，具体操作步骤如下：数据开关数据开关（00000000）三态门地址寄存器AR（00000000）寄存器RAM（00010001） [CBA=000] [CBA=000] [CBA=000][CBA=000]