TTL逻辑门电路课件

TTL邏輯門電路

A+UCCRKRCCL2.4.1基本BJT反相器的動態性能圖2.4.1NPN型BJT當基極電壓為0.6~0.7V時處於放大狀態，發射結加正向電壓，集電結加反向電壓，具有放大作用。RBRCVCCICIBvI+–0.6~0.7V+–2當基極電壓為0.7V左右時處於飽和狀態，發射結、集電結都加正向電壓，iC

ICS，VCE=VCES0，BJT相當於接通的開關。RBRCVCCIBvI+–0.7V+–0.2V+–當基極電壓小於0.5V，或者為負值，處於截止狀態，發射結、集電結都加反向電壓，iC0，iB0，VCE

VCC，BJT相當於斷開的開關。RBRCVCCIB0vI+–<0.5V+–

VCC+–IC02.4.1TTL反相器的基本電路Rb1Rc2Re2Rc4T1T2T3T44K

1k

1.6k

130

+5VFRLDvi+–vo+–圖2.4.2TTL（Transistor-Transistor-Logic）——輸入輸出都是由三極管來完成的邏輯電路。T1是輸入級，T2是倒相級，T3

、T4

是輸出級。D1起保護作用，D起電平移位所有的TTL電路工作電壓都是5V。UCCR1R2R4T4DT3R3D1T1T2uouIYA電路集成門電路的發展方向：高速、低功耗、高抗干擾能力、帶負載能力強。1、TTL非門的工作原理T1的集電極電流是T2

的極小的反向基極電流（可以理解為T2

的集電極電阻很大），所以T1飽和、T2、T3截止，T4

、D

導通。UCCR1R2R4T4DT3R3D1T1T2uouIYA由於T4工作在射極輸出器狀態，所以帶拉電流負載能力較強。uI=UIL時uO=UOH3.6V0.2V設UIL=0.2V，UIH=3.6V可以認為T3截止時有一個很小的漏電流，作為T4的下拉負載，但負載很輕，T4的基極電流就更小了，空載（沒有外部負載）時，uO

=5–UBE4–UD=3.6V。0.9V

5VuI=UIH時uC2=UBES3+UCES2≈0.7+0.2=0.9V，迫使T4

截止，由於T3飽和。可見輸出和輸入之間是反相關系，即:空載輸出時約為0.2VUCCR1R2R4T4DT3R3D1T1T2uouIYA3.6V1.4V0.9V0.7V0.2VuO=UOLuE1=3.6V，而T1的集電極被T2、T3的發射結限幅，uC1=1.4V，此時T1集電結正嚮導通而發射結反偏（常稱為倒置工作狀態），可使T2、T3飽和。2.1V2.採用輸入級改進工作速度UCCR1R2R4T4DT3R3D1T1T2uouIYA3.6V0.2V1.4V0.9V0.7V0.2V由於原來T2,T3飽和通導，它們的基區存儲電荷來不及消散，UB2=1.4V,UB1=0.9V,T1處於放大狀態，抽走基區的存儲電荷，使T2迅速脫離飽和進入截止狀態3.採用推拉式輸出級提高開關速度和帶負載能力Rb1Rc2Re2Rc4T1T2T3T44K

1k

1.6k

130

+5VFDvi+–CL圖2.4.2—51230vo(V)4vi(V)ABCDE0.4V1.1V3.6V0.2V2.48V圖2.4.31.2V2.4.3TTL反相器的傳輸特性2.4.4TTL與非門電路Rb1Rc2Re2Rc4T1T2T3T44K

1k

1.6k

130

+5VFRLDvo+–ABC

BCA圖2.4.5圖2.4.5—2Rb1Rc2Re2Rc4T1T2T3T44K

1k

1.6k

130

+5VRLDvo+–0.2V0.9V

5V3.6V3.6V3.6V圖2.4.5—3Rb1Rc2Re2Rc4T1T2T3T44K

1k

1.6k

130

+5VRLDvo+–3.6V3.6V3.6V2.1V0.9V0.2V2.4.5TTL與非門的技術參數1.傳輸特性TTL與非門的傳輸特性是在只保留其中一個輸入端，而把其他輸入端接高電平時，該輸入端與輸出端之間的關係。所以TTL與非門與TTL反相器的傳輸特性是一致的。1230vo(V)4vi(V)ABCDE0.4V1.1V3.6V0.2V1.2V2.48V事實上，TTL門電路系列的各種電路（與下麵將用討論的或非門等），其傳輸特性以及其他參數都是基本一致的。2.輸入和輸出高、低電平時的電壓輸出高電平電壓VOH（≥2.4V）輸出高電壓的最小值VOH（min）=2.4V輸出低電平電壓VOL（≤0.4V)輸出低電壓的最大值VOL（max）=0.4V。輸入高電平電壓VIH（≥2V）輸入高電平的最小值VIH（min

）=2V。-------開門電平電壓VON輸入低電平電壓VIL（≤0.8V）輸入低電平電壓最大值VIL(max)=0.8v------關門電平電壓VOFF關門電平電壓VOFF和開門電平電壓VON關門電平電壓VOFF——是指輸出電壓下降到VOH（min）時對應的輸入電壓。即輸入低電壓的最大值。常稱為輸入低電平電壓，用VIL（max）表示。規定VIL（max）=0.8V。開門電平電壓VON——是指輸出電壓下降到VOL（max）時對應的輸入電壓。即輸入高電壓的最小值。常稱為輸入高電平電壓，用VIH（min）表示。規定VIH（min）=2V。閾值電壓Vth閾值電壓Vth——電壓傳輸特性的過渡區所對應的輸入電壓，即決定電路截止和導通的分界線，也是決定輸出高、低電壓的分界線。近似地：Vth≈VOFF≈VON

即Vi＜Vth，與非門關門，輸出高電平；

Vi＞Vth，與非門開門，輸出低電平。

Vth又常被形象化地稱為門檻電壓。

Vth的值為1.3V～1.４V。Vth的值為1.3V～1.４V。低電平雜訊容限

VNL＝VOFF-VOL（max）＝0.8V-0.4V＝0.4V高電平雜訊容限

VNH＝VOH（min）-VON＝2.4V-2.0V＝0.4VTTL門電路的輸出高低電平不是一個值，而是一個範圍。同樣，它的輸入高低電平也有一個範圍，即它的輸入信號允許一定的容差，稱為雜訊容限。3.雜訊容限

（a）灌電流負載——當驅動門輸出低電平時，電流從負載門灌入驅動門。

當負載門的個數增加，灌電流增大，會使T3脫離飽和，輸出低電平升高。因此，把允許灌入輸出端的電流定義為輸出低電平電流IOL，產品規定IOL=16mA。由此可得出:NOL稱為輸出低電平時的扇出係數。4.扇入和扇出數⑴.扇入數⑵.扇出數

（b）拉電流負載——當驅動門輸出高電平時，電流從驅動門拉出,流至負載門的輸入端。

NOH稱為輸出高電平時的扇出係數。產品規定:IOH=0.4mA。由此可得出：

拉電流增大時，RC4上的壓降增大，會使輸出高電平降低。因此，把允許拉出輸出端的電流定義為輸出高電平電流IOH。一般NOL≠NOH，常取兩者中的較小值作為門電路的扇出係數，用NO表示。tpHLtpLH輸入波形輸出波形50%50%TpHL：從輸入脈衝的上升沿的50%到輸出脈衝的下降沿的50%所需要的時間。TpLH：從輸入脈衝的下降沿的50%到輸出脈衝的上升沿的50%所需要的時間。Tpd=(TpHL+

TpLH)/25.傳輸延遲時間6.功耗PD可分為靜態功耗和動態功耗。靜態功耗是當電路沒有狀態轉換時的空載功耗。是指與非門空載時電源電流與電源電壓的乘積。當輸出為低電平時稱為空載導通功耗PON

，輸出為高電平時稱為空載截止功耗POFF。動態功耗只發生在狀態轉換瞬間，或者電路有負載電容時，由該電容的充放電過程所引起的功耗。對TTL來說，靜態功耗是主要的。7.延時—功耗積DP其中Tpd=(TpHL+

TpLH)/2PD

功耗2.4.6TTL或非門、集電極開路門和三態門電路1.TTL或非門R1AR2R3R4T1AT2AT3T4+5VLRLDT1BT2BR1BR1AR2R3R4T1AT2AT3T4+5VLRLDT1BT2BR1B3.6V0.2V0.2V2.1V+–+–R1AR2R3R4T1AT2AT3T4+5VLRLDT1BT2BR1B0.2V0.2V3.6V0.9V0.9V+–+–2.集電極開路（OC）門

以集電極開路的反相器為例，就是原反相器去掉T3、D2，T4的集電極內部開路。R4T3D2AUCCR1T4R3D1T1T2YR2UCC2RL1AYOC反相器符號這樣就可以帶一些小型的繼電器。

實際上這種電路必須接上拉負載才能工作，負載的電源UCC2一般可工作在12～24V。Rb1Rc2Re2T1T2T3+5VYABC

BCATTL與非門的OC門的結構TTL與非門的OC門的電路符號多個OC門的輸出端並聯作線與使用時，應共用一個上拉電阻RP

。Rb1Rc2Re2T1T2T3+5VY1ABCRb1Rc2Re2T1T2T3+5VY2ABC+5VYRP上拉電阻RP的選擇⑴.灌電流（輸出低電平）時Rb1Rc2Re2T1T2T3+5VY1ABCRb1Rc2Re2T1T2T3+5VY2ABC+5VYRPIOLIIL（total）IRL其中IIL（total）是所有負載門的低電平輸入電流之和。⑵.拉電流（輸出高電平）時Rb1Rc2Re2T1T2T3+5VY1ABCRb1Rc2Re2T1T2T3+5VY2ABC+5VYRPIIH(total)IRL輸出低電平為0.3V（T4飽和），輸出的高電平接近UCC2（T4截止）。特別說明：OC門不是功能的分類，只是電路的輸出結構不同，輸出還可以並聯。AUCCR1T4R3D1T1T2YR2UCC2RL輸入、輸出的電平不一致，這種功能叫電平轉換。OC與非門輸出並聯後，所實現的邏輯功能是：Y＆＆UCC2RLABCDOC門的應用這種功能叫線與。線與2.三態（TS）門

三態門是指輸出除了高、低電平，還有一個狀態：高阻。當當叫做使能端，低電平有效現以一個三態反相器為例介紹D1、D2截止，實際上普通的反相器，實現正常的反相功能。時D1、D2

導通，迫使T2、T3、T4都截止，輸出端就呈現高阻狀態時使能端也有高電平使能的1ENAYUCCYR4T3D2AR1T4R3T1T2R2D2D11EN三態反相器符號三態輸出TTL與非門TSL（—TristateLogic）Rb1Rc2Re2Rc4T1T2T3T44K

1k

1.6k

130

+5VFRLD1vo+–ABCSD2Rb1Rc2Re2Rc4T1T2T3T44K

1k

1.6k

130

+5VFRLD1vo+–ABCSD23.6VRb1Rc2Re2Rc4T1T2T3T44K

1k

1.6k

130

+5VFRLD1vo+–ABCSD20V0.7V0.7V

使能端CS=1時，輸出端狀態由各輸入端狀態決定，實現與非邏輯；使能端CS=0時，輸出端呈高阻態。

片選控制端CS也叫使能端，TSL門的邏輯功能是：

BCS

AEN三態門的典型應用分時控制電路依次使三態門G1、G2

……

G7使能（且任意時刻使能一個），就將D1、D2

……

D7（以反碼的形式）分時送到匯流排上1EN1EN1EN分時控制電路D0D1D7G0G1G7在一些複雜的數字系統中（如電腦）為了減少各單元電路之間的連線，使用了“匯流排”011101110匯流排雙向傳輸數據線當G1使能，G2高阻時當時G2使能，G1高阻

1EN1G1G21ENAB/BABAX數據從A到B數據從B到AX01012.4.7抗飽和TTL門電路肖特基三極管是由普通的雙極型三極管和肖特基勢壘二極體（SchottkyBarrierDiode，簡稱SBD）組合而成的。SBDSBD的開啟電壓很低，只有0.4V左右。並在三極管基—集之間，當集電結進入正偏時，SBD首先導通，將集電結的正向壓降鉗位在0.4V。此後，從基極注入的過驅動電流經過SBD直接到達集電極，使三極管不能進入深飽和狀態。從而縮短了三極管的存儲時間，提高了管子的開關速度。Rb1Rc2Rb4Rc4T1T2T3T42.8K

3.5k

760

55

+5VLDAABDBT5T6Rb6370

Rc6250

圖2.4.15Rb1Rc2Re2Rc4T1T2T3T44K

1k

1.6k

130

+5VFRLDvo+–ABC有源下拉電路1230vo(V)4vi(V)1.2抗飽和TTL電路的電壓傳輸特性⑶當T2由截止變為導通的瞬間