第4章存储器2011新培训教材

计算机组成原理2011年2月6日第4章存储器4.1存储系统概述存储器操作：①输入设备输入程序和数据,存储器写操作;②CPU读取指令,存储器读操作;③CPU执行指令时需读取操作数,存储器读操作;④CPU将处理的结果存入存储器,存储器写操作;⑤输出设备输出结果,存储器读操作;

归纳存储器功能：

·具有稳定的记忆能力；

·能快速完成读/写操作。

1、存储器：是计算机系统中的记忆设备，用来存放程序和数据。2、存储元：存储器的最小组成单位，用以存储1位二进制代码。3、存储单元：是CPU访问存储器基本单位，由若干个具有相同操作属性的存储元组成。4、单元地址：在存储器中用以标识存储单元的唯一编号，CPU通过该编号访问相应的存储单元。5、字存储单元：存放一个字的存储单元，相应的单元地址叫字地址。6、字节存储单元：存放一个字节的存储单元，相应的单元地址叫字节地址7、按字寻址计算机：可编址的最小单位是字存储单元的计算机。8、按字节寻址计算机：可编址的最小单位是字节的计算机。9、存储体：存储单元的集合，是存放二进制信息的地方几个基本概念存储器概述按存储介质分按存取方式分按存储器的读写功能分按信息的可保存性分按在计算机系统中的作用分

4.1.1存储器的分类

1.按存储介质分类◆半导体存储器存储元件由半导体器件组成，存储器用超大规模集成电路工业制成芯片优点：体积小，功耗低，存取时间短缺点：电源消失，所存信息也随即丢失，属于一种易失性存储器两类：双极型（TTL）半导体存储器、MOS半导体存储器。前者速度高；后者集成度高且制造简单、成本低廉、功耗小。故MOS半导体存储器被广泛应用。◆磁表面存储器在金属或塑料基体的表面涂上一层磁性材料作为记录介质。按载磁体形状的不同，分为磁盘、磁带和磁鼓。

◆磁芯存储器磁芯是使用硬磁材料做成的环状元件，在磁心中穿有驱动线（通电流）和读出线，这样便可以进行读写操作。磁芯属于磁性材料，故它也是非易失性的永久记忆存储器。体积庞大、工艺复杂且功耗大，已弃用

◆光盘存储器光盘存储器是应用激光在记录介质（如磁光材料等）上进行读写的存储器，具有非易失性的特点。光盘记录密度高、耐用性好、可靠性高和可互换性强等优良特点。按存储介质分类1)随机存储器RAM（RandomAccessMemory）2)只读存储器ROM（ReadAccessMemory）3)串行访问存储器

2.按存取方式分类

按存取方式分类随机存储器RAM（RandomAccessMemory）存储器中任何存储单元的内容都能随机存取，且存取时间和存储单元的物理位置无关。如主存储器由于存取原理的不同，又分为静态RAM和动态RAM。静态RAM以触发器原理寄存信息，动态RAM以电容充放电原理寄存信息。只读存储器ROM（ReadAccessMemory）只能对其存储的内容读出，而不能对其重新写入的存储器。掩模型只读存储器MROM（MaskedROM）：采用掩模工艺，把原始信息记录在芯片中，一旦制成就无法更改。此外，还有可编程只读存储器PROM（ProgrammableROM）、可擦除可编程只读存储器EPROM（ErasableProgrammableROM）、电可擦除可编程的只读存储器EEPROM（ElectricallyErasableProgrammableROM）等类别。快擦型存储器FlashMemory：具有EEPROM的特点，但速度比EEPROM要快得多。按存取方式分类串行访问存储器对存储单元进行读写操作时，需按其物理位置的先后顺序寻找地址，则这种存储器叫做串行访问存储器。如磁带。也叫顺序存取存储器。还有一类部分串行访问的存储器，如磁盘，称作直接存取存储器。磁盘按存取方式分类主存储器：和CPU直接交换信息。辅助存储器：主存的后援存储器。主存速度快、容量小、每位的价格高；辅存速度慢、容量大、每位价格低。缓冲存储器：用于两个速度不同的部件之间，起到缓冲作用。3.按在计算机中的作用分类4、按信息的可保存性分易失性存储器

VolatileMemories断电后信息消失SRAMDRAM非易失性存储器Non-VolatileMemories断电后仍能保存信息磁存储器、激光存储器、NVRAM5、按在计算机系统中的作用分主存储器辅助存储器高速缓冲存储器

Cache控制存储器存储系统分层结构磁带、光盘磁盘Cache(SRAM)

主存(DRAM)

CPU寄存器存储速度单位成本存储容量外存/辅存内存快大随机存储器（RAM）掩模式ROM可编程式PROM可擦写式EPROM电擦写式EEPROM主存储器静态RAM(SRAM)动态RAM(DRAM)只读存储器（ROM）快擦型存储器FlashMemory缓冲存储器辅存储器磁盘磁带光盘存储器存储器分类

半导体存储器

只读

存储器

ROM

随机读写存储器RAM

掩膜ROM

可编程ROM（PROM）

可擦除ROM（EPPROM）

电擦除ROM（E2PROM）

静态RAM（SRAM）

动态RAM（DRAM）

半导体存储器高低小大快慢辅存寄存器缓存主存磁盘光盘磁带光盘磁带速度容量价格位／1.存储器三个主要特性的关系4.1.2

存储器的层次结构CPUCPU主机缓存CPU主存辅存2.缓存主存层次和主存辅存层次缓存主存辅存主存虚拟存储器0.25ns1ns5ns1ms虚地址逻辑地址实地址物理地址主存储器（速度）（容量）三级存储系统：缓存主存辅存两个层次主存－缓存层次主存－辅存层次CPU高速缓存Cache主存辅存辅助硬件辅助硬件和软件三级存储体系结构

4.2.1概述1.主存的基本组成存储元矩阵驱动器译码器MAR控制电路读写电路MDR....................地址总线数据总线读写4.2主存储器2.主存和CPU的联系MDRMARCPU主存读数据总线地址总线写高位字节地址为字地址低位字节地址为字地址设地址线24根按字节寻址按字寻址若字长为16位按字寻址若字长为32位字地址字节地址11109876543210840字节地址字地址4523014203.主存中存储单元地址的分配224=16M8M4M4.主存储器的技术指标存储容量；存取时间(存储器访问时间）、存储周期和存储器带宽；可靠性；功耗及集成度。

指标存储容量存取时间存储周期存储器带宽

含义在一个存储器中可以容纳的存储单元总数启动到完成一次存储器操作所经历的时间连续启动两次操作所需间隔的最小时间单位时间里存储器所存取的信息量

表现存储空间的大小主存的速度主存的速度数据传输速率技术指标

单位字数，字节数ｎｓｎｓ位/秒，字节/秒芯片容量4.2.2半导体存储芯片简介1.半导体存储芯片的基本结构译码驱动存储矩阵读写电路1K×4位16K×1位8K×8位片选线读/写控制线地址线……数据线……地址线（单向）数据线（双向）104141138存储芯片片选线的作用用16K×1位的存储芯片组成64K×8位的存储器

32片当地址为65535时，此8片的片选有效8片16K×1位8片16K×1位8片16K×1位8片16K×1位0,015,015,70,7

读/写控制电路

地址译码器

字线015…………16×8矩阵…………07D07D位线读/写选通A3A2A1A0……2.半导体存储芯片的译码驱动方式(1)线选法00000,00,7…0……07……D07D读/写选通A3A2A1A0A40,310,031,031,31

Y地址译码器

X地址译码器

32×32矩阵……A9I/OA8A7A56AY0Y31X0X31D读/写……(2)重合法00000000000,031,00,31……I/OD0,0读计算机组成原理Slide

29

主存储器特征由半导体MOS存储器组成存储单元：字存储单元，字节存储单元按地址进行访问

字地址，字节地址属于随机访问存储器主存空间包含读/写存储空间和只读存储空间4.2.3随机读写存储器

随机存取存储器（RandomAccessMemory）静态MOS存储器SRAM动态MOS存储器DRAM半导体存储器如何存储数据SRAM（CPU缓存）DRAM内存条二者为什么存在性能、容量、价格差异?1.静态RAM(SRAM)

(1)静态RAM基本电路A´触发器非端1T4T～触发器5TT6、行开关7TT8、列开关7TT8、一列共用A

触发器原端T1~T4T5T6T7T8A´A写放大器写放大器DIN写选择读选择DOUT读放位线A位线A´列地址选择行地址选择T1

～T4六管SRAM存储器(SRAMCell)Vss(0V)

T4

T3

T1

T2

T7

T8

T5

T6

VDD(5V)

I/O

O/I

Y地址译码线

X地址译码线

工作管T1T2

存储数据负载管T3T4

补充电荷

门控管T5T6T7T8

开关作用

MOS管的特性放大状态截止状态导通状态ib

Rb

ic

BECUcc

ib

Rb

ic

BECUcc

VDD(5V)

MOS管等效开关电路ib

Rb

BECUcc

截止状态导通状态计算机组成原理Slide

36

六管SRAM存储器两种状态T4

T3

Vss(0V)

T1

T2

T5

T7

T8

T6

VDD(5V)

Y地址译码线

I/O

截止状态导通装态

低电位高电位

ABX地址译码线

I/O

T4

T3

Vss(0V)

T1

T2

T5

T7

T8

T6

VDD(5V)

Y地址译码线

I/O

ABX地址译码线

I/O

SRAM利用耦合电路MOS管导通截止状态存储数据MOS管截止状态仍然存在泄露电流为避免数据丢失，此处由负载管补充电荷六管SRAM存储器读操作T4

T3

Vss(0V)

T1

T2

T5

T7

T8

T6

VDD(5V)

Y

X地址译码线

I/O

ABD

D

I/O

X地址选通T5、T6管导通A点与位线相连

Y地址选通T7、T8管导通A点电位输出到I/O端AT6

六管SRAM存储器写操作T4

T3

Vss(0V)

T1

T2

T5

T7

T8

T6

VDD(5V)

I/O

ABD

X地址译码线

Y地址译码线

D

I/O

SRAM存储原理六个MOS管MOS管导通截止缺陷MOS管过多存储密度低功耗太大单位容量成本高位存储体封装位存储体X地址译码线

D

D

Y地址译码线

X

X为行选择线D为数据输出口位存储体的行选择线选中方能读出或者写入数据X0Y0D

位存储体D

X

X1X2X3Y1存储矩阵D

位存储体D

X

D

位存储体D

X

D

位存储体D

X

D

位存储体D

X

D

位存储体D

X

D

位存储体D

X

D

位存储体D

X

64x64存储矩阵I/O电路

存储矩阵

64×64＝4096

…

…

…

…

X0

X1

X63

0,0

1,0

63,0

…

Y0

0,1

1,1

63,1

…

Y1

0,63

1,63

63,63

…

Y63

4k*4位存储体X0

X63

X1

64*64Y0

Y63

…

64*64Y0

Y63

…

64*64Y0

Y63

…

D0

D1

D2

D3

64*64Y0

Y63

…

4k*4位存储体64*6464*6464*6464*64Y0

Y63

…

X0

X63

X1

地址译码器

Y0Y1Y2Y3Y4Y5Y6Y73:8译码器

OEA2A1A0

000

0

0

0

0

0

0

0

1

001

0

0

0

0

0

0

1

0

010

0

0

0

0

0

1

0

0

011

0

0

0

0

1

0

0

0

A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0100

0

0

0

1

0

0

0

0

101

0

0

1

0

0

0

01

0

110

0

1

0

0

0

0

0

0

111

1

0

0

0

0

0

0

0

A2A1A0Y7Y6Y6Y4Y3Y2Y1Y0InputOutputA2A1

A0

Y0

Y1

Y2

Y3

Y4

Y5

Y6

Y7

0000111111100110111111010110111110111110111110011110111101111110111101111110111111111110译码器逻辑关系各种译码器1-2译码器2-4译码器3-8译码器4-16译码器3-8译码Y7Y2Y1Y0…

OE#

OUT

[X]补YnYn+1

[-X]补0

0

&

&

&

&

+

11

译码器10

01

00

OE

多路选择器单译码方式Byte2…

…

…

Byte2n-1Byte1Byte0N路译码电路N位地址输入N位地址，寻址2n个存储单元，2n根译码线双译码方式N位地址，寻址2n个存储单元2*2n/2根译码线1n1112132122232nn1n2n3nnY地址译码X地址译码…

X0

X1

存储单元阵列

存储单元阵列

存储单元阵列X向驱动器

I/O电路

n位X向地址DBUS

…

静态存储器芯片结构控制电路

RD

WR

CS

X向地址译码器

…

Y0

Y1

m位Y向地址

Y向地址译码器

Y向驱动器

驱动器与I/O电路驱动器一条选择线带很多存储位时负载过大在地址译码器输出端增加驱动电路保证每一个存储位都能正常工作。I/O电路存储体与数据总线之间的电路读出时具有放大信号的作用

2114引脚图A6

A5

A4

A3

A0

A1

A2

CS

GND

1

2

3

4

5

6

7

8

9

18

17

16

15

14

13

12

11

10

VCC

A7

A8

A9

I/O1

I/O2

I/O3

I/O4

WE

2114

A6

地址线数据线读写控制线片选线电源线地线

行选择

输入数据控制

…

…

VCC

GND

A3

A4

A5

A6

A7

A8

I/O1

I/O2

I/O3

I/O4

A0

A1

A2

A9

CS

WE

&

&

存储矩阵

列I/O电路列选择

3.SRAM存储器芯片实例Intel2114——1024×4的存储器：

•4096个基本存储单元，排成64×64(64×16×4)的矩阵；•

需10根地址线寻址；•X译码器输出64根选择线，分别选择1-64行；•Y译码器输出16根选择线，分别选择1-16列控制各列的位线控制门。

②Intel2114RAM矩阵(64×64)读A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组0000000000

②Intel2114RAM矩阵(64×64)读第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000

②Intel2114RAM矩阵(64×64)读150311647326348…………第一组第二组第三组第四组

②Intel2114RAM矩阵(64×64)读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………第一组第二组第三组第四组

②Intel2114RAM矩阵(64×64)读0163248CSWE第一组第二组第三组第四组

②Intel2114RAM矩阵(64×64)读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECSCSWE150311647326348…………01632480000000000…………第一组第二组第三组第四组

②Intel2114RAM矩阵(64×64)读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000…………CSWE150311647326348…………0163248第一组第二组第三组第四组

②Intel2114RAM矩阵(64×64)读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000…………CSWE150311647326348…………0163248读写电路读写电路读写电路读写电路第一组第二组第三组第四组

②Intel2114RAM矩阵(64×64)读15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000…………CSWE读写电路读写电路读写电路读写电路150311647326348…………0163248I/O1I/O2I/O3I/O4A3A4A5A6A7A8A0A1A2A915…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组

③Intel2114

RAM矩阵(64×64)写15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组0000000000

③Intel2114

RAM矩阵(64×64)写第一组第二组第三组第四组15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000

③Intel2114

RAM矩阵(64×64)写150311647326348…………第一组第二组第三组第四组

③Intel2114

RAM矩阵(64×64)写15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码I/O1I/O2I/O3I/O4WECS0000000000150311647326348…………WECS第一组第二组第三组第四组

③Intel2114

RAM矩阵(64×64)写I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码WECS0000000000150311647326348…………WECSI/O1I/O2I/O3I/O4第一组第二组第三组第四组

③Intel2114

RAM矩阵(64×64)写I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码WECS0000000000150311647326348…………WECSI/O1I/O2I/O3I/O4读写电路读写电路读写电路读写电路第一组第二组第三组第四组

③Intel2114

RAM矩阵(64×64)写I/O1I/O2I/O3I/O4WECS15…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码WECS0000000000150311647326348…………WECSI/O1I/O2I/O3I/O4读写电路读写电路读写电路读写电路第一组第二组第三组第四组

③Intel2114

RAM矩阵(64×64)写I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码WECS0000000000150311647326348…………读写电路读写电路读写电路读写电路I/O1I/O2I/O3I/O4WECS第一组第二组第三组第四组

③Intel2114

RAM矩阵(64×64)写I/O1I/O2I/O3I/O415…031…1647…3263…48150311647326348读写电路读写电路读写电路读写电路……………………0163015……行地址译码列地址译码WECS0000000000150311647326348…………I/O1I/O2I/O3I/O4读写电路读写电路读写电路读写电路WECS0163248

计算机是一个有严格时序控制要求的机器。在与CPU连接时,CPU的控制信号与存储器的读、写周期之间的配合问题是非常重要的。

注意:读出时间与读周期是两个不同的概念。

读出时间：是指从CPU给出有效地址开始，到外部数据总线上稳定地出现所读出的数据信息所经历

的时间。

读周期时间：则是指对存储片进行两次连续读操作时所必须间隔的时间。

显然总有：读周期时间>或=读出时间(3)存储器的读、写周期写周期:

要实现对存储器的写操作，要求片选CS和写命令WE信号都为低（有效），并且CS信号与WE信号同时有效的宽度至少应为tW(存储器写入时间），以确保数据总线上的信息可靠地写入存储器。

数据必须在WE和CS无效前tdw有效，并继续保持tDH。WE信号变化期间必须为高，防止发生错误写入而破坏存储器的内容。地址有效后经过taw后，WE才能有效。并且只有WE变为高电平后再经过twR后，地址信号才允许改变。地址有效时间至少为：tWC=tAw+tW+tWR课堂练习与思考：1．磁盘存储器多用作（）。（A）主存（B）高速缓存（C）辅存（D）固存2．在下列存储器中，允许随机访问的存储器是（）。（A）磁带（B）磁盘（C）磁鼓（D）半导体存储器

3．在下列存储器中，（）存取时间长短与信息所在的位置有关。（A）主存（B）高速缓存（C）磁带（D）固存4．静态RAM的特点是（）。（A）写入的信息静止不变（B）在你停电的情况下,信息能长期保持不变（C）只读不写，因而信息不再变化（D）停电后，信息仍能长久保持不变CDCA5.CPU可直接访问的存储器是（）。（A）主存（B）辅存（C）磁盘（D）磁带A6．在存储系统的层次结构中，CPU可直接访问的存储器是()和()。填空题7.六管静态MOS存储单元是依靠()存储信息。8．按存取方式分类，磁带属于()存储器。9．若地址码8位，按字节编址则访问空间可达()。若地址码10位，则访存空间可达()。若地址码16位，则访存空间可达()。若地址码20位，则访存空间可达()。Cache主存双稳态触发器顺序存取256B1024B65536B1048576BDD预充电信号读选择线写数据线写选择线读数据线VCgT4T3T2T11(1)动态RAM基本单元电路

2.动态RAM(DRAM)读出与原存信息相反读出时数据线有电流为“1”数据线CsT字线DDV010110写入与输入信息相同写入时CS充电为

“1”

放电为“0”T3T2T1T无电流有电流单管动态存储元电路由一个管子T1和一个电容C构成。

2.单管动态存储元

写入：字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中；

读出：字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得到存储信息。CAI演示名称优点缺点四管存储元电路外围电路比较简单，功耗较小。刷新时不需要另加外部逻辑，读出的过程就是刷新的过程。芯片需要定时刷新单管存储元电路元件数量少，集成度高。需要有高鉴别能力的读出放大器配合工作，破坏性读出，需加刷新电路，外围电路比较复杂。

表3.4单管存储元电路和四管存储元电路对比单元电路读写控制电路列地址译码器………读选择线写选择线D行地址译码器001131311A9A8A7A6A531A4A3A2A1A0刷新放大器写数据线读数据线……………0…(2)动态RAM芯片举例①三管动态RAM芯片(Intel1103)读00000000000D…00单元电路读写控制电路A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0…②三管动态RAM芯片(Intel1103)写11111②三管动态RAM芯片(Intel1103)写A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0…A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0…11111…②三管动态RAM芯片(Intel1103)写A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0……0100011111②三管动态RAM芯片(Intel1103)写A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0……1111110100011②三管动态RAM芯片(Intel1103)写A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0……D11111010001②三管动态RAM芯片(Intel1103)写A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0……D11111010001②三管动态RAM芯片(Intel1103)写读写控制电路A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0……D11111010001②三管动态RAM芯片(Intel1103)写读写控制电路A9A8A7A6A5读写控制电路列地址译码器………读选择线写选择线D单元电路行地址译码器00113131131A4A3A2A1A0刷新放大器写数据线读数据线……………0……D11111010001②三管动态RAM芯片(Intel1103)写读写控制电路③单管动态RAM4116(16K×

1位)外特性时序与控制行时钟列时钟写时钟

WERASCAS缓存器行地址缓存器列地址

A'6A'0存储单元阵列基准单元行译码列译码器再生放大器列译码器读出放大基准单元存储单元阵列行译码

I/O缓存器数据输出驱动数据输入寄存器

DINDOUT~DINDOUTA'6A'0~读出放大器读出放大器读出放大器…………………………06364127128根行线CS01271128列选择读/写线数据输入I/O缓冲输出驱动DOUTDINCS④4116(16K×1位)芯片读

原理读出放大器读出放大器读出放大器………63000I/O缓冲输出驱动OUTD读出放大器读出放大器读出放大器…………………………06364127128根行线CS01271128列选择读/写线数据输入I/O缓冲输出驱动DOUTDINCS…⑤4116(16K×1位)芯片写

原理数据输入I/O缓冲I/O缓冲DIN读出放大器读出放大器630(3)动态RAM时序行、列地址分开传送写时序行地址RAS有效写允许WE读有效(高)数据

DOUT有效数据

DIN有效读时序行地址RAS有效写允许WE有效(低)列地址CAS有效列地址CAS有效(4)动态RAM刷新刷新与行地址有关①集中刷新（存取周期为0.5μs）“死时间率”为32/4000×100%=0.8%“死区”为0.5μs×32=16μs周期序号地址序号tc0123967396801tctctctc3999VW0131读/写或维持刷新读/写或维持3968个周期（1984）32个周期（16）刷新时间间隔（2ms）刷新序号•••••••μsμstcXtcY•

•

••

•

•以32

×32矩阵为例例如：对128128矩阵存储器刷新。刷新时间相当于128个读周期；设刷新周期为2ms，读/写周期为0.5s，则刷新周期有4000个周期，其中

3782个周期（1936s）用来读/写或维持信息；

128个周期（64s）用来刷新操作；当3781个周期结束，便开始进行128个周期，64s的刷新操作。集中式刷新适用于高速存储器。存在不能进行读写操作的死区时间.tC=tM+tR读写刷新无“死区”②分散刷新（存取周期为1μs）(存取周期为0.5μs+0.5μs)W/RREF0W/RtRtMtCREF126REF127REFW/RW/RW/RW/R刷新间隔128个读写周期以128

×128矩阵为例③分散刷新与集中刷新相结合对于128×128的存储芯片（存取周期为0.5μs）将刷新安排在指令译码阶段，不会出现“死区”“死区”为0.5μs若每隔15.6μs刷新一行2ms/128=15.6μs

而且每行每隔2ms刷新一次若每隔2ms集中刷新一次“死区”为64μs•

异步式刷新是前两种方式的结合。例如：对2116来说，在2ms中内把128行刷新一遍。

2000s12815.5

s

即：每15.5s刷新一行。

取指令周期

指令译码期间(0.5us)(0.5us)

在此周期刷新例:说明1M×1位DRAM片子的刷新方法，刷新周期定为8ms。

•

1M位的存储单元排列成5122048的矩阵；

•

如果选择一个行地址进行刷新，刷新地址为A0～A8（29），因此这一行上的2048个存储元同时进行刷新；

•

在8ms内进行512个周期的刷新；

•

刷新方式可采用：在8ms中进行512次刷新操作的集中刷新方式；按8ms÷512＝15.5

s刷新一次的异步刷新方式。(5).DRAM存储器控制电路DRAM存储器的刷新需要有硬件电路的支持，包括：

刷新计数器、刷新/访存裁决、刷新控制逻辑等。这些控制线路形成DRAM控制器。

DRAM控制器是CPU和DRAM的接口电路，它将CPU的信号变换成适合DRAM片子的信号。DRAM控制器RASCASWE读/写地址总线地址增强型DRAM(EDRAM)晶体管开关加速集成小容量SRAMcache扩展数据输出DRAM(EDODRAM)（ExtendedDataOutDRAM）数据带宽高DRAM的研制与发展同步DRAM(SDRAM)（SynchronousDRAM）读写速度比EDODRAM快SDRAM的读写操作与处理器的其它操作可以同步进行采用成组传送方式DDRAM：双倍速率SDRAM（DualdaterateSDRAM）RambusDRAM(RDRAM)采用新的接口,专用RDRAM总线采用异步成组数据传输协议集成RAM存储阵列+刷新+裁决+…专用RAM:video3.动态RAM和静态RAM的比较DRAMSRAM存储原理集成度芯片引脚功耗价格速度刷新电容触发器高低少多小大低高慢快有无主存缓存1.动态RAM的特点是()。(A)工作中存储内容会产生变化(B)工作中需动态的改变访存地址(C)每次读出后，需根据原存内容重写一次(D)每隔一定时间，需根据原存内容重写一次2．地址总线A15(高位)~A0(低位)，用4K*4的存储芯片组成16KB的存储器，则加至各存储芯片上的地址线是()。(A)A16~A15(B)A0~A9(C)A0~A11(D)A4~A153.磁表面存储器所记录的信息()。A.能长期保存B.不能长期保存C.读出后,原存信息既被破坏D.读出若干次后要重写A、DCA课堂练习与思考：4.存储器的随机访问方式是指（）。A.可随意访问存储器B.按随机文件访问存储器C.可对存储器进行读出与写入D.可按地址访问存储器任一编址单元，其访问时间相同且与地址无关5.在下面的结论中，（）正确。A.主存是主机的一部分，不能通过系统总线被访问;B.主存可以和外围设备一样，通过系统总线被访问;C.主存是主机的一部分，必须通过专用总线进行访问;D.主存是主机的一部分，必须通过内总线进行访问;BD特点：非易失性存储器，造价比RAM低，集成度高，组成结构比RAM简单。用途：存放软件；存放微程序；存放特殊编码

1.掩模式ROM(MROM)

厂家制造芯片时把数据用光刻掩摸写入芯片，不能改。

特点：可靠性高，集成度高，批量生产价格便宜，但用户对厂家依赖性大，灵活性差。存储单元可用二级管、双极型晶体管和MOS三极管作为耦合元件。

4.2.4半导体只读存储器（ROM）

一种封装后可编程的半导体只读存储器。存储的初始内容为全“0”或全“1”，用户可用专门的编程器或写入器，加过载电压来写入信息，但只能写入一次。存储单元可分为熔丝型、二极管型等。2.一次可编程ROM（PROM）

3.

E:/%E8%AE%A1%E7%AE%97%E6%9C%BA%E7%BB%84%E6%88%90%E5%8E%9F%E7%90%862011/%E7%AC%AC%E5%9B%9B%E7%AB%A0%E5%AD%98%E5%82%A8%E5%99%A8/EPROM%E5%AD%98%E5%82%A8%E5%85%83.swf

(多次性编程)(1)P型沟道浮动栅MOS电路G栅极S源D漏紫外线全部擦洗D端加正电压形成浮动栅S与D导通为“0”D端不加正电压不形成浮动栅S与D不导通为“1”…控制逻辑Y译码X译码数据缓冲区Y控制128×128存储矩阵…………PD/ProgrCSA10A7…A6A0..…DO0…DO7112………………A7A1A0VSSDO2DO0DO1……27162413………………VCCA8A9VPPCSA10PD/ProgrDO3DO7…(2)2716EPROM的逻辑图和引脚PD/ProgrPD/Progr功率下降/编程输入端读出时

为低电平4.EEPROM(多次性编程)电可擦写局部擦写全部擦写5.FlashMemory(快擦型存储器)比E2PROM快EPROM价格便宜集成度高EEPROM电可擦洗重写具备RAM功能电可擦写ROM

——EEPROM及Flash存储器快速擦写存储器（FlashMemory)

快速擦写存储器(简称Flash)这种器件沿用了EPROM的简单结构和浮栅/热电子注入的编程写入方式，又兼备了EEPROM的可电擦除特性，因此它具有非易失性。不同的是，EPROM通过紫外光照射进行擦除,而闪速存储器则是在EPROM沟道氧化物处理工艺中，特别实施了电擦除和编程次数能力的设计。

1)闪速存储器的特点：

(1)高速芯片整体电擦除—芯片整体擦除时间1秒，而EEPROM需15-20秒。(2)高速编程采用快速脉冲编程方法,每个字节的编程仅花10us。(3)最少10000个擦除/编程周期，通常可达到100000个周期。(4)高速度的存储器访问—最大的读取时间不超过200us。高速Flash的读取时间可达60uS。(5)固有的非易失性

(6)廉价的高密度2)闪速存储器闪存名称的由来主要就是因为其存储介质是FlashMemory，我们提到过有多种技术能实现半导体存储，其中主要有NAND（与非）和NOR（异或）两种。而我们如今用的“大容量”闪盘基本都是NAND型的，这是为什么呢？最主要的原因是：两者容量/单位成本！其次是速度！都有很大不同，因此应用场合有所不同。任何Flash闪存的写入操作只能在空或已擦除的单元内进行，所以大多数情况下，在进行写入操作之前必须先执行擦除操作。NAND闪存执行擦除操作是十分简单的，而NOR则要求在进行擦除前先要将目标块内所有的位（bit）都写为0。

我们来看一下两者写入/擦除的速度有何不同：

NORNAND写入/擦除一个块操作时间1～5s2～4ms读性能1200～1500KB600～800KB写性能<80KB200～400KB

可以看到，根本不是一个数量等级上的，大概相差1000倍！所以NOR型闪存比NAND慢了很多——尤其是在写入数据时。而且，执行擦除操作时尺寸的不同进一步拉大了两者之间的性能差距。

我们再来看看两者接口的不同对速度造成的影响。

NORNAND接口/总线SRAM接口/独立的地址数据总线8位地址/数据/控制，I/O接口复杂读取模式随机读取快串行地存取数据

我们看到，NOR因为有足够的地址引脚来寻址，Cell索引表与每个WordLine及BitLine相连，可以很容易地随机存取其内部的每一个字节，而NAND却不同，Cell表紧密连接，一串中只有前后Cell才与BitLine相连，因此集成度较高，处理速度较慢——尤其是随机读取时需要一串串查找。闪速存储器与CPU的连接(1)与CPU的连接主要是地址线、控制线、数据线

的连接。(2)多个芯片连接存储器容量与实际存储器的要求多有不符。如前所述存储器芯片有不同的组织形式，如1024*1、1024*4、4096*8等；实际使用时，需进行字和位扩展(多个芯片连接），组成你所需要的实际的存储器，如1K*8、4K*8等的存储器。4.2.5存储器的基本组织

1.存储器容量的扩展

(1)位扩展（增加存储字长）

用2片1K

×

4位存储芯片组成1K

×

8位的存储器10根地址线8根数据线DD••••D0479AA0•••21142114CSWEA0A12D0D7位扩展法

只加大字长，而存储器的字数与存储器芯片字数一致,对片子没有选片要求。用8k*1的片子组成8k*8的存储器需8个芯片地址线——需13根数据线——8根控制线——WR接存储器的WE

例4.1设有32片256K×1位的SRAM芯片。

（1）采用位扩展方法可构成多大容量的存储器？

（2）如果采用32位的字编址方式，该存储器需要多少地址线？

（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ#、R/W#。解:(1)32片256K×1位的SRAM芯片可构成256K×32位的存储器。

（2）如果采用32位的字编址方式，则需要18条地址线，因为218=256K。

（3）用MREQ#作为芯片选择信号，R/W#作为读写控制信号，该存储器与CPU连接的结构图如图，

因为存储容量为256K×32=1024KB，所以CPU访存最高地址位为A19（由A0、A1选择各字节）

(2)字扩展（增加存储字的数量）用2片1K

×

8位存储芯片组成2K

×

8位的存储器11根地址线8根数据线1K

×

8位1K

×

8位D7D0•••••••••••••••••WEA1A0•••A9CS0A10

1CS1例4.2设有若干片256K×8位的SRAM芯片.(1)采用字扩展方法构成2048KB的存储器需要多少片SRAM芯片？(2)该存储器需要多少地址线？(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ#、R/W#。解：(1)该存储器需要2048K/256K=8片SRAM芯片；

(2)需要21条地址线，因为221=2048K，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。

(3)用MREQ#作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号，R/W#作为读写控制信号。CPU访存的地址为A20-A0。该存储器与CPU连接的结构图如下(4)译码器的输出信号逻辑表达式为：

*ramsel0=A21A20*MREQramsel1=A21*A20*MREQramsel2=A21*A20*MREQramsel3=A21*A20*MREQ解：(1)需要4M/1M=4片SRAM芯片；(2)需要22条地址线(3)译码器的输出信号逻辑表达式为：

ramsel32-4译码ramsel2ramsel1ramsel0A21~A20A21~A0A19~A0OEMREQR/W#CPUD7~D0D7~D0D7~D0D7~D0D7~D0WE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8DWE*

A

CE1M×8D例有若干片1M×8位的SRAM芯片，采用字扩展方法构成4MB存储器，问

(1)需要多少片RAM芯片？

(2)该存储器需要多少地址位？

(3)画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号、控制信号MREQ和R/W#。

(4)给出地址译码器的逻辑表达式。

(3)字、位扩展用8片1K

×

4位存储芯片组成4K

×

8位的存储器8根数据线12根地址线WEA8A9A0...D7D0……A11A10CS0CS1CS2CS3片选译码................1K×41K×41K×41K×41K×41K×41K×41K×4例4.3设有若干片256K×8位的SRAM芯片，请构成2048K×32位的存储器。

（1）需要多少片RAM芯片？

（2）该存储器需要多少地址线？

（3）画出该存储器与CPU连接的结构图，设CPU的接口信号有地址信号、数据信号和控制信号MREQ#、R/W#。解：（1）采用字位扩展的方法。该存储器需要（2048K/256K）×（32/8）=32片SRAM芯片，其中每4片构成一个字的存储器芯片组（位扩展），8组芯片进行字扩展。

（2）采用字寻址方式，需要21条地址线，其中高3位用于芯片选择，低18位作为每个存储器芯片的地址输入。

（3）因为存储器容量为2048K×32=223B，所以CPU访存的字地址为A22-A2。用MREQ#作为译码器芯片的输出许可信号，译码器的输出作为存储器芯片的选择信号，R/W#作为读写控制信号，该存储器与CPU连接的结构图如下。

ramsel73-8译码ramsel2ramsel1ramsel0…A22-20A22-2A19-2OE#MREQ#R/W#CPUD31~D0D31~D0D31~D0D31~D0D31~D0WEA

CE256Kx84片DWEA

CE256Kx84片DWEA

CE256Kx84片DWEA

CE256Kx84片D

2.存储器与CPU的连接

(1)地址线的连接(2)数据线的连接(3)读/写线的连接(4)片选线的连接(5)合理选用芯片(6)其他时序、负载3.存储器举例CPU的地址总线16根(A15—A0，A0为低位)；双向数据总线8根(D7—D0)，控制总线中与主存有关的信号有：

MREQ，R/W。主存地址空间分配如下：

0—8191为系统程序区，由只读存储芯片组成；

8192—32767为用户程序区；最后(最大地址)2K地址空间为系统程序工作区。现有如下存储器芯片：

EPROM：8K×8位(控制端仅有CS);SRAM：16K×1位，2K×8位，4K×8位，8K×8位.解：(1)主存地址