《电子与电工技术》课件第13章

13.1概述13.2组合逻辑电路的分析与设计13.3常用组合逻辑电路及其应用13.4组合逻辑电路中的竞争与冒险实训七组合逻辑电路的设计与测试小结习题

第13章组合逻辑电路数字电路按逻辑功能可分为两大类。所谓组合逻辑电路是将门电路按照数字信号由输入至输出单方向传递的工作方式组合起来而构成的逻辑电路，这种电路反映的是输入与输出之间一一对应的因果关系。组合电路就是由门电路组合而成的，电路中没有记忆单元，没有反馈通路。每一个输出变量是全部或部分输入变量的函数。组合逻辑电路的组成框图如图13－1所示。13.1概述图13－1组合逻辑电路的组成框图13.2.1组合逻辑电路的分析

所谓组合逻辑电路的分析就是根据已知的组合逻辑电路，确定其输入与输出之间的逻辑关系，验证和说明该电路逻辑功能的过程。

(1)根据给定逻辑电路图，从电路的输入到输出逐级写出输出变量对应输入变量的逻辑表达式。

(2)由写出的逻辑表达式，经化简后列出真值表。

(3)从逻辑表达式或真值表分析出组合逻辑电路的逻辑功能。

以框图表示该过程如图13－2所示。13.2组合逻辑电路的分析与设计图13－2组合逻辑电路的分析步骤

【例13－1】

分析图13－3所示的组合逻辑电路。

解

(1)确定电路输出逻辑表达式:

(2)对获得的表达式进行化简(本例中所得到的输出逻辑表达式已经是最简形式)，得到最简输出逻辑表达式。

(3)根据最简表达式列出相应真值表，见表13－1。图13－3组合逻辑电路表13－1真值表图13－4例13－2电路图

【例13－2】

分析图13－4所示电路，指出该电路的逻辑功能。

解

(1)确定电路输出逻辑表达式:

(2)对获得的表达式进行化简(已是最简式)。

(3)根据最简表达式列出相应的真值表，见表13－2。表13－2真值表所谓半加器是指能对两个一位二进制数相加而求得和及进位的逻辑电路。其中，Ai、Bi分别为两个一位二进制数相加的被加数、加数，Si为本位和，Ci+1是本位向高位的进位。一位半加器的符号如图13－5所示。图13－5半加器逻辑符号13.2.2组合逻辑电路的设计

所谓组合逻辑电路的设计，就是根据给定的实际逻辑要求，设计出实现该功能的最简单逻辑电

路图。设计过程的基本步骤如下：

(1)将文字描述的逻辑命题，转换为真值表。

(2)由真值表写出逻辑表达式，并进行化简。化简形式应根据所选门电路而定。

(3)画出逻辑电路图。

【例13－3】

在将两个多位二进制相加时，除了低位，每一位都应考虑来自低位的进位。

能对两个一位二进制数相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。试设计一个一位全加器电路。

解

(1)确定真值表。由题意可知，需要三个输入变量，两个输出变量。设Ai、Bi分别为两个一位二进制数相加的被加数、加数，Ci为低位向本位的进位，Si为本位和，Ci+1是本位向高位的进位。根据

其逻辑功能可知，当三个输入变量Ai、Bi、Ci中有一个为1或三个同时为1时，输出Si=1，而当三个变量中有两个或两个以上同时为1时，输出Ci+1=1，它正好实现了Ai、Bi、Ci三个

一位二进制数的加法运算功能。可列真值表如表13－3所示。表13－3全加器的真值表

(2)根据真值表列出逻辑表达式并化简。

(3)根据最简表达式，画出逻辑图如图13－6所示。图13－6全加器的逻辑图及其逻辑符号要实现两个四位二进制数A=A3A2A1A0和B=B3B2B1B0相加，可以由4个全加器完成,低位全加器的进位输出送至相邻高位全加器的进位输入端，以此类推。最低位进位输入端接

地，最高位进位输出端作为整个电路的进位输出端。4位串行进位加法器如图13－7所示。图13－74位串行进位加法器图13－874LS283集成芯片引脚图

【例13－4】

试为某倒车系统设计一个报警控制器，设车与车后障碍物距离用3位二进制数ABC提供，输出报警信号用绿、黄、红3个指示灯表示。当距离不小于3m时，仅

绿指示灯亮；当距离移动到2m时，黄指示灯开始亮，绿指示灯仍亮；当距离移动到不大于1m时，红指示灯开始亮，其它灯灭。试用与非门设计此报警器的控制电路。

解

(1)设绿、黄、红3个指示灯分别用Y1、Y2、Y3表示，灯亮时其值为1，灯灭时其值为0，根据逻辑要求列真值表如表13－4所示。表13－4例13－4的真值表

(2)根据真值表直接可列出Y1，Y2

，Y3的卡诺图逻辑表达式，如图13－9所示。

(3)逻辑图如图13－10所示。图13－9

Y1，Y2

，Y3的卡诺图图13－10逻辑图13.3.1编码器

编码器(encoder)是一种常用的组合逻辑电路，用于实现编码操作。编码就是将具体的事物或状态转换成所需代码的过程。能够实现编码功能的数字电路称为编码器。按照所需编码的不同特点和要求，编码器主要分成两类：普通编码器和优先编码器。13.3常用组合逻辑电路及其应用

1.普通编码器

所谓普通编码器，是指电路在某一时刻只能对一个输入信号进行编码，即只能有一个输入端有效，存在有效输入信号。

【例13－5】

设计一个8－3线普通编码器。

解

8－3线普通编码器，即电路具有8个输入端，3个输出端(23=8)，属于二进制编码器。用I0~I7表示8路输入，Y2~Y0表示3路输出。原则上对输入信号的编码是任意的，常

用的编码方式是按照二进制数的顺序由小到大进行编码。设输入、输出均为高电平有效，列出8－3线编码器的真值表如表13－5所示。表13－5例13－5的真值表但是，在8个输入变量的28=256个变量取值组合中，仅用到其中的8个，其余248个变量组合均作为无关项出现，这样Y2表达式可利用无关项来化简。化简后各输出的逻辑表达式为：

用与非门电路实现逻辑电路，如图13－11所示。当Y2Y1Y0=000时，表示为I0有效。图13－11与非门实现的8－3线普通编码器

2.优先编码器

当有一个以上的输入端同时输入信号时，普通编码器的输出编码会造成混乱。如8线－3线集成二进制优先编码器74LS148、10线－4线集成BCD码优先编码器74LS147等。

图13－12给出了8线－3线优先编码器74LS148的逻辑图。如果不考虑G1、G2、G3构成的附加控制电路，则其余的门所构成的电路即为优先编码器电路。图13－128线－3线优先编码器74LS148的逻辑图这说明只要任何一个编码输入端有低电平信号输入，且S=1，有低电平输出信号，表示“电路工作，而且有编码输入”。

根据以上三个方程可以列出表13－6所示的74LS148的功能表。它的输入和输出均以低电平作为有效信号。表13－674LS148优先编码器功能表由表不难看出，在=0电路正常工作状态下，允许~当中有几个输入端同时为低电平，即有编码输入信号。

其余可以依次类推。表中出现3种=111的情况，可以用和的不同状态加以区分。将上述电路做成集成电路形式，其实物图与管脚分配如图13－13所示。图13－1374LS148优先编码器实物图与管脚分配图13.3.2译码器

将每一组输入的二进制代码“翻译”成为一个特定的输出信号，用来表示该组代码原来所代表信息的过程称为译码。译码是编码的逆过程。实现译码的电路称为译码器(decoder)。

译码器分为通用译码器和显示译码器。

1．通用译码器

通用译码器主要有二进制译码器和二－十进制译码器。

1)二进制译码器

二进制译码器的输入端为n个，输出端为2n个，且对应于输入代码的每一种状态，2n个输出中只有一个为1(或为0)，其余全为0(或为1)。常见的二进制译码器有2线－4线译码器、3线－8线译码器、4线－16线译码器。集成二进制译码器74LS138是一个用TTL与非门构成的3线－8线译码器。

74LS138的管脚分配图与逻辑图见图13－14。A2、A1、

A0为二进制译码器的输入端，为二进制译码器的输出端(低电平有效)。74LS138有三个附加的控制端S1、和。当S1=1、=0时，GS输出为高电平(S=1)，译码器处于工作状态;否则，译码器被禁止，所有的输出端被封锁在高电平，如表13－7所示。这三个控制端也叫做“片选”输入端，利用片选的作用可以将多片连接起来，以扩展译码器的功能。图13－1474LS138管脚分配图与逻辑功能示意图表13－73线－8线译码器74LS138的功能表

【例13－6】

试用译码器和门电路实现逻辑函数：Y=BC+AC。

解将逻辑函数转换成最小项表达式，再转换成与非形式:

该函数有三个变量，所以选用3线－8线译码器74LS138。用一片74LS138加一个三输入与非门就可实现逻辑函数Y，逻辑图如图13－15所示。用两片74LS138可以扩展为4线－16线译码器，如图13－16所示。

图13－15逻辑图图13－16扩展4线－16线译码器

2)二－十进制译码器

把二－十进制代码翻译成10个十进制数字信号的电路，称为二－十进制译码器。二－十进制译码器的输入是十进制数的4位二进制编码(BCD码)，分别用A3、A2、A1、A0表示；

输出的是与10个十进制数字相对应的10个信号，用表示，如表13－8所示。由于二－十进制译码器有4根输入线，10根输出线，因此又称为4线－10线译码器。表13－8二－十译码器74LS42的真值表图13－17集成8421BCD码译码器管脚分配图

2.显示译码器

在数字系统中，常常需要将数字、字母、符号等直观地显示出来，供人们读取或监视系统的工作情况。实际工作中，显示电路通常由译码器、驱动器和显示器等部分组成。能够显示数字、字母或符号的器件称为数字显示器。

1)LED七段数字显示器

LED七段数字显示器就是将七个发光二极管(加小数点为八个)按一定的方式排列起来，七段a、b、c、d、e、f、g(小数点h)各对应一个发光二极管，利用不同发光段的组合，显示不同的阿拉伯数字，如图13－18所示。按内部连接方式不同，七段数字显示器分为共阴极和共阳极。

七段数字显示器发光段组合图如图13－19所示。图13－18LED七段数字显示器图13－19七段数字显示器发光段组合图作输出端使用时，受控于RBI。当RBI=0，输入为0的二进制码0000时，RBO=0，用以指示该片正处于灭零状态。所以，RBO

又称为灭零输出端。

将BI/RBO和RBI配合使用，可以实现多位数显示时的“无效0消隐”功能。

74LS48输入信号应为8421BCD码。若输入非法码1010~1110，则输出显示稳定的非数字符号；输入1111时，输出全暗。图13－2074LS48的管脚排列图及其译码显示电路13.3.3数据选择器和数据分配器

1．数据选择器

数据选择器是指按地址码的要求从多路输入信号(数据)中选择其中一路输出的逻辑电路。图13－21所示为四选一数据选择器的原理图及逻辑电路图，有四路数据D0～D3，通过选择控制信号A1、A0(地址码2位，共有22=4种不同的组合，每一种组合可选择对应的一路输入数据输出)从四路数据中选中某一路数据送至输出端Y。图13－21四选一数据选择器的原理图与逻辑电路图一个n个地址端的数据选择器，具有2n个数据选择功能。

1)双四选一数据选择器74LS153

所谓双四选一数据选择器就是在一块集成芯片上有两个四选一数据选择器。74LS153集成芯片管脚分配如图13－22所示，功能如表13－9所示。图13－2274LS153管脚分配图为两个独立的使能端；A1、A0为公用的地址输入端；1D0～1D3和2D0～2D3分别为两个四选一数据选择器的数据输入端；1Y、2Y为两个输出端。

(1)当使能端＝1时，多路开关被禁止，无输出，Y=0。

(2)当使能端＝0时，多路开关正常工作，根据地址码A1、A0的状态，将相应的数据D0～D3送到输出端Y。

表13－974LS153功能表

2)八选一数据选择器74LS151

74LS151是一种典型的集成八选一数据选择器，图13－23所示是74LS151的引脚排列图。它有三个地址端A2A1A0。可选择D0～D7八路数据，具有两个输出端Y和。其功能

如表13－10所示。图13－2374LS151管脚分配图表13－1074LS151的功能表

【例13－7】

试用数据选择器实现逻辑函数：Y=。

解采用八选一数据选择器74LS151可实现任意三输入变量的组合逻辑函数。

首先求出F的最小项表达式。将F填入卡诺图，如图13－24所示，根据卡诺图可得：

Y(A,B,C)=∑m(2,3,4,5,7)图13－24例13－7卡诺图当采用八选一数据选择器时，有

对比以上两式，要使两个Y

完全相等，需令A2=A，A1=B，A0=C，且令D2=D3=D4=D5=D7=1，D0=D1=D6=0。用八选一数据选择器实现函数F的逻辑图如图13－25所示。图13－25例13－7逻辑图

2.数据分配器

在数据传输过程中，有时需要将某一路数据分配到多路装置中去，能够完成这种功能的电路称为数据分配器。根据输出的个数不同，数据分配器可分为四路分配器、八路分配器等。

数据分配器实际上是译码器的特殊应用，带有使能端的译码器都具有数据分配器的功能。

在实际使用时，数据选择器和分配器配合使用，可以构成一个典型的串行数据传送总

线系统，如图13－26所示。图13－26串行数据传送总线系统13.3.4数值比较器

在各种数字系统尤其是在计算机中，经常需要对两个二进制数进行大小判别，然后根据判别结果转向执行某种操作。用来完成两个二进制数的大小比较的逻辑电路称为数值比较

器，简称比较器。在数字电路中，数值比较器的输入是要进行比较的两个二进制数，输出是比较的结果。

1．一位数值比较器

当两个一位二进制数A和B比较时，其结果有以下三种情况：A>B、A=B和A<B，比较结果分别用Y

(A>B)、Y(A=B)和Y(A<B)表示。设A>B时，Y

(A>B)=1；A=B时，Y

(A=B)=1；A<B时，Y

(A<B)=1。由此可列出如表13－11所示的数值比较器的真值表。表13－11一位数值比较器的真值表根据真值表可写出逻辑函数表达式为

根据上式可画出如图13－27所示的一位数值比较器的逻辑图。图13－27一位数值比较器逻辑图

2．集成数值比较器

74LS8是4位数值比较器，A>B、A=B和A<B是比较结果输出端，扩展输入a>b、a=b和a<b表示低4位比较的结果输入，是为了扩大比较器的功能设置的。只比较两个四位二进制数时，将扩展端a>b和a<b接低电平，a=b接高电平；当比较两个四位以上八位以下的二进制数时，应先比较两个高4位的二进制数，在高位数相等时，才能比较低4位数。用74LS85构成的7位二进制数并行比较器如图13－28所示。图13－2874LS85的符号图及74LS85构成的7位二进制数比较器

1．竞争与冒险

前面分析组合逻辑电路的功能时，都假定输入信号是在理想的情况下进行的，即把所有的逻辑门都看成是理想的开关器件，认为电路中的连线及逻辑门都没有延迟，电路中有多个输入信号发生变化时，都是同时在瞬间完成的。13.4组合逻辑电路中的竞争与冒险在组合电路中，某一输入变量经不同途径传输后，到达电路中某一会合点的时间有先有后，这种现象称为竞争。由于竞争而使电路输出发生瞬时错误的现象称为冒险。例如，当逻辑函数中有Y=X

形式出现时，就会产生低电平窄脉冲，这种冒险称为“0”型冒险，如图13－29(a)所示。

图13－29竞争与冒险现象

2．竞争与冒险的识别

(1)代数法。当函数表达式在一定条件下可以简化成Y=X

或Y=X+的形式时，X的变化可能引起冒险现象。

(2)卡诺图法。如果两圈相切，而相切处又未被其它圈包围，则有可能发生冒险现象，如图13－30(a)所示。

(3)实验法。两个以上的输入变量同时变化引起的功能冒险难以用上述方法判断，因而发现冒险现象最有效的方法是实验。

3．冒险现象的消除

(1)加滤波电容，消除毛刺的影响。因为窄脉冲一般是几十纳秒，所以在输出端与地之间接入一个几百皮法的电容，就可把窄脉冲吸收掉。

(2)增加冗余项消除逻辑冒险。只要在其卡诺图上两圈相切处加一个圈(如图13－30所示)就可消除逻辑冒险。这样，函数表达式变为F=A

+BC+AC，即增加了一个冗余项。冗余项是简化函数时应舍弃的多余项，但为了电路工作可靠又需加上它。图13－30用卡诺图识别和消除逻辑冒险一、实训目的

(1)学会组合逻辑电路的设计方法。

(2)熟悉74系列通用逻辑芯片的功能。

(3)学会数字电路的调试方法。实训七组合逻辑电路的设计与测试实训二、实训要点

根据设计任务的要求建立输入、输出变量，并列出真值表。然后用逻辑代数或卡诺图化简法求出简化的逻辑表达式，并按实际选用逻辑门的类型修改逻辑表达式。根据简化后的逻辑表达式画出逻辑图，用标准器件构成逻辑电路。最后，用实验来验证设计的正确性。三、设备及仪表四、实验内容、方法及步骤

(1)分析设计要求，列出真值表。设A、B、C分别代表装在门口、大厅、卧室的三个开关，规定开关向上为1，开关向下为0；照明灯用Y代表，灯亮为1，灯暗为0。根据题

意列出真值表如表13－12所示。表13－12照明电路真值表图13－31照明电路逻辑图

(4)根据输出逻辑函数画出逻辑图，如图13－31所示。(5)在实验箱上搭建电路。将输入变量A、B、C分别接到数字逻辑开关S1、S2、S3接线端上，在合适的位置选取一个14P插座，按定位标记插好2输入4异或门74LS86(见图13－32)集成芯片，输出端Y接逻辑电平显示器的一个显示插口。将VCC和“地”分别接到实验箱的+5V与“地”的接线柱上。检查无误后接通电源。

(6)将输入变量A、B、C的状态按表13－12所示的要求变化，观察“电位显示”输出端的变化，验证所设计的逻辑电路是否符合要求。图13－3274LS86引脚排列图五、选做实训

(1)设计一个三人(用A、B、C代表)表决电路。要求A具有否决权，即当表决某个提案时，多数人同意且A也同意时，提案通过。用与非门实现。

(2)设计一个一位全加器，要求用异或门、与门、或门组成。

(3)接线如图13－20所示，是用74LS48驱动BS201LED显示器的连线图，按图接好电路后，在K1~K4端分别输入0000~1001(十进制的0~9)，验证数码管的显示字符是否与

输入相符。总结74LS48的逻辑功能。六、实训小结

(1)列写选做实训的设计过程，画出设计的电路图。

(2)对所设计的电路进行实验测试，记录测试结果。

(1)组合逻辑电路的特点是，电路任一时刻的输出状态只决定于该时刻各输入状态的组合，而与电路的原状态无关。组合电路是由门电路组合而成的，电路中没有记忆单元，没有反馈通路。

(2)组合逻辑电路的分析步骤为：写出各输出端的逻辑表达式→化简和变换逻辑表达式→列出真值表→确定功能。

(3)组合逻辑电路的设计步骤为：根据设计要求列出真值表→写出逻辑表达式(或填写卡诺图)→逻辑化简和变换→画出逻辑图。小结

(4)编码器和译码器的功能相反，都设有使能控制端，便于多片连接扩展；数字比较器用来比较数的大小；加法器用来实现算术运算。上述组合逻辑器件除了具有其基本功能外，还可用来设计组合逻辑电路。应用中规模组合逻辑器件进行组合逻辑电路设计的一般原则是：使用MSI芯片的个数和品种型号最少，芯片之间的连线最少。

(5)用MSI芯片设计组合逻辑电路最简单和最常用的方法是，用数据选择器设计多输入、单输出的逻辑函数；用二进制译码器设计多输入、多输出的逻辑函数。13－1填空题：

(1)编码是指

。译码是指

。

(2)数据选择器的功能是

。分配器的功能是

(3)半导体数码显示器的内部接法有两种形式：共

接法和共

接法。

(4)对于共阳极接法的发光二极管数码显示器，应采用

电平驱动的七段显示译码器。

(5)消除竞争冒险的方法有

、

、

等。习题13－2选择题：

(1)下列各函数等式中无冒险现象的函数式有

。

A.

B.

C.

D.

(2)若在编码器中有50个编码对象，则要求输出二进制代码位数为

位。

A.5B.6

C.10D.50

(3)用四选一数据选择器实现函数Y=A1A0+

A0，应使

。

A.D0=D2=0，D1=D3=1B.D0=D2=1，D1=D3