17.1.5时序逻辑电路的分析与设计 - 异步时序逻辑电路的分析_第1页
17.1.5时序逻辑电路的分析与设计 - 异步时序逻辑电路的分析_第2页
17.1.5时序逻辑电路的分析与设计 - 异步时序逻辑电路的分析_第3页
17.1.5时序逻辑电路的分析与设计 - 异步时序逻辑电路的分析_第4页
17.1.5时序逻辑电路的分析与设计 - 异步时序逻辑电路的分析_第5页
已阅读5页,还剩2页未读 继续免费阅读

下载本文档

版权说明:本文档由用户提供并上传,收益归属内容提供方,若内容存在侵权,请进行举报或认领

文档简介

7.3.2异步时序逻辑电路的分析

异步时序逻辑电路与同步时序逻辑电路分析的异同之处:1.触发器不共用一个时钟信号,存储电路不同时更新状态;2.需要写出时钟方程;3.只有触发器有时钟信号,才可以用状态方程计算其次态,否则触发器的状态保持不变;4.必须从时钟信号作用的第一个触发器开始逐级分析;5.异步时序逻辑电路状态转换有一定的延迟时间;6.由触发器和门电路组成的异步时序逻辑电路的分析步骤与同步时序逻辑电路的分析步骤相同。

【例7.3.3】由D触发器构成的电路如图所示,试分析其逻辑功能。驱动方程:1.根据逻辑图,写出触发器的时钟方程和驱动方程。

时钟方程:解:7.3.2异步时序逻辑电路的分析

2.将触发器的驱动方程代入触发器的特性方程Qn+1

=D,得到状态方程:3.根据时钟方程和状态方程,列状态转换表。CPQ2Q1Q00000100120103011410051016110711180007.3.2异步时序逻辑电路的分析

4.画时序图CPQ2Q1Q00000100120103011410051016110711180005.异步3位二进制加法计数器,或称异步八进制加法计数器。7.3.2异步时序逻辑电路的分析【例7.3.4】电路如图所示,计数器输出为Q3Q2Q1。

1.写出驱动方程与状态方程;2.画出完整的状态转换图;3.电路为多少进制计数器,能否自启动?7.3.2异步时序逻辑电路的分析驱动方程:时钟方程:1.根据逻辑图写出触发器的时钟方程和驱动方程。解:2.将触发器的驱动方程代入特性方程得状态方程:7.3.2异步时序逻辑电路的分析3.根据状态方程和时钟方程,列状态转换表。CPQ3Q2Q10000100120103011410050000101101001101010011

温馨提示

  • 1. 本站所有资源如无特殊说明,都需要本地电脑安装OFFICE2007和PDF阅读器。图纸软件为CAD,CAXA,PROE,UG,SolidWorks等.压缩文件请下载最新的WinRAR软件解压。
  • 2. 本站的文档不包含任何第三方提供的附件图纸等,如果需要附件,请联系上传者。文件的所有权益归上传用户所有。
  • 3. 本站RAR压缩包中若带图纸,网页内容里面会有图纸预览,若没有图纸预览就没有图纸。
  • 4. 未经权益所有人同意不得将文件中的内容挪作商业或盈利用途。
  • 5. 人人文库网仅提供信息存储空间,仅对用户上传内容的表现方式做保护处理,对用户上传分享的文档内容本身不做任何修改或编辑,并不能对任何下载内容负责。
  • 6. 下载文件中如有侵权或不适当内容,请与我们联系,我们立即纠正。
  • 7. 本站不保证下载资源的准确性、安全性和完整性, 同时也不承担用户因使用这些下载资源对自己和他人造成任何形式的伤害或损失。

评论

0/150

提交评论