微机原理与接口技术（第3版）课件汇 陈逸菲 第1-7章 微型计算机基础 - 可编程并行接口芯片8255A

微机原理与接口技术第1章微型计算机基础目录1.1微型计算机系统的组成1.2计算机中的常用数制1.3计算机中的数据表示方法1.4计算机中的常用编码3运算器存储器控制器输入设备输出设备冯·诺依曼结构1.1微型计算机系统的组成微型计算机的组成4输入过程的动态演示运算器存储器控制器输入设备输出设备1）程序送入输入设备2）输入设备向控制器请求3）控制器发出命令4）输入设备送程序5）控制器向存储器发出地址和命令1.1微型计算机系统的组成微型计算机的组成冯·诺依曼结构6）输入的程序存入存储器指定地址5取指执行的动态演示运算器存储器控制器输入设备输出设备1）程序启动运行后计算机将自动连续执行指令2）该指令送往控制器3）控制器分析指令即译码根据译码结果发出相应操作命令1.1微型计算机系统的组成微型计算机的组成冯·诺依曼结构6微型计算机的硬件组成与冯·诺依曼结构计算机不同，它包括：CPU、内存、I/O接口及系统总线四个部分。（p2）1.1微型计算机系统的组成微型计算机的组成冯·诺依曼结构7微型计算机的组成CPU存储器存储器I/O接口I/O设备地址总线(AB)数据总线(DB)控制总线(CB)1.1微型计算机系统的组成微型计算机的组成8CPU存储器存储器I/O接口I/O设备地址总线(AB)数据总线(DB)控制总线(CB)组成运算器(ALU):

算术逻辑运算控制器(CU):

指令译码,根据指令要求发出相应控制信息寄存器(Registers):

存放数据重要指标字长：计算机内部一次可以处理的二进制码的位数1.1微型计算机系统的组成微型计算机的组成微型计算机的组成9CPU存储器存储器I/O接口I/O设备地址总线(AB)数据总线(DB)控制总线(CB)内存储器存储单元是存放信息(程序和数据)的最小单位，用地址标识存储容量:位、字节、字等存储规则:高字节存放在高地址、低字节存放在低地址(p3)小尾顺序Intel处理器

1.1微型计算机系统的组成微型计算机的组成微型计算机的组成10小尾顺序：高字节存放在高地址

低字节存放在低地址两个数5678H和

1234H分别存储在12000H

和22000H

开始的存储单元中，试画出图表示存储的情况。提示：高字节低字节1个存储单元存放1个字节（8bit）数据78H56H34H12H练一练低地址高地址1.1微型计算机系统的组成微型计算机的组成11CPU存储器存储器I/O接口I/O设备地址总线(AB)数据总线(DB)控制总线(CB)传送地址信息输出将要访问的内存单元或I/O端口的地址地址线的多少决定了系统直接寻址的范围寻址范围=2地址线根数

B(p3)1.1微型计算机系统的组成微型计算机的组成微型计算机的组成微型计算机的组成12CPU存储器存储器I/O接口I/O设备地址总线(AB)数据总线(DB)控制总线(CB)传送数据信息CPU读操作时，外部数据通过数据总线送往CPU

CPU写操作时，CPU数据通过数据总线送往外部数据线的多少决定了一次能够传送数据的位数CPU读CPU写CPU读操作时，外部数据通过数据总线送往CPUCPU写操作时，CPU数据通过数据总线送往外部本课程学习过程中务必搞清楚CPU读/写的方向1.1微型计算机系统的组成微型计算机的组成13CPU存储器存储器I/O接口I/O设备地址总线(AB)数据总线(DB)控制总线(CB)传送控制信息协调系统中各部件的操作，有输出控制、输入状态等信号控制总线决定了系统总线的特点，例如功能、适应性等1.1微型计算机系统的组成微型计算机的组成微型计算机的组成读写操作14译码电路01H02H03H地址总线数据总线读命令10000H10001H10002H1）CPU发地址信息10000H2）经地址总线送到译码电路译码，选中相应存储单元3）CPU发读控制命令4）相应存储单元的数据通过数据总线被读出01H读操作(从10000H读入一个字节)控制命令1.1微型计算机系统的组成微型计算机的组成读写操作15译码电路02H01H03H地址总线数据总线写命令10001H10000H10002H1）CPU发地址信息10001H2）经地址总线送到译码电路译码，选中相应存储单元3）CPU发写控制命令4）通过数据总线将数据写入相应存储单元08H控制命令写操作(写一个字节到10001H单元)1.1微型计算机系统的组成微型计算机的组成微型计算机的组成16CPU存储器存储器I/O接口I/O设备地址总线(AB)数据总线(DB)控制总线(CB)I/O设备的工作速度、信息格式、逻辑时序等于CPU不能直接兼容CPU与I/O设备之间的”桥梁”1.1微型计算机系统的组成微型计算机的组成17运算器控制器寄存器组

内存储器总线输入/输出接口电路外部设备软件微处理器CPU微型计算机微型计算机系统局部整体1.1微型计算机系统的组成微机系统的组成18微型计算机的性能指标CPU的时钟频率主频内存容量存取周期字长微型计算机能直接处理的二进制数的位数存储器能存储信息的字节数主存储器完成一次读写所需的时间运算速度内核数目高速缓存1.1微型计算机系统的组成19试说明“字节”和“字长”的区别。区别一：应用场合区别二：是否依赖于机器型号计算机内部一次可以处理的二进制数码的位数。决定于通用寄存器、ALU的位数和数据总线的宽度。是衡量系统精度和速度的重要指标。字长微型计算机的性能指标1.1微型计算机系统的组成20区别一：应用场合区别二：是否依赖于机器型号内存容量是衡量计算机存储二进制信息量大小的一个重要指标。通常以字节为单位表示存储容量。微型计算机的性能指标1.1微型计算机系统的组成试说明“字节”和“字长”的区别。21微机系统的工作过程典型8位微处理器结构累加器A标志寄存器F地址缓冲器寄存器组多路转换开关数据缓冲器定时与控制IDIR内部数据总线D7~D0双向数据总线A15~A0地址总线控制信号外来控制信号1.1微型计算机系统的组成22微机系统的工作过程相关概念指令规定计算机执行特定操作的命令指令系统计算机全部指令的集合，反映了计算机的处理能力。指令结构操作码操作数指明操作的性质指明参加操作的数据存放的地址或操作数本身1.1微型计算机系统的组成23微机系统的工作过程工作过程举例机器指令操作码操作数指令码汇编指令说明1011000000010010MOVA，12H将12H送到累加器中0000010000110100ADDA，34H计算12H+34H，结果送回累加器1.1微型计算机系统的组成24微机系统的工作过程累加器A标志寄存器F地址缓冲器寄存器组数据缓冲器PLAIDIR控制信号PC+1外部地址总线101100000001001000000100001101001000H1001H1002H1003H外部数据总线1.1微型计算机系统的组成251.2.2微机系统的工作过程累加器A标志寄存器F地址缓冲器寄存器组数据缓冲器PLAIDIR控制信号PC+1CPU外部地址总线101100000001001000000100001101001000H1001H1002H1003H外部数据总线1、PC的内容1000H送地址缓冲器1000H2、PC自动加1，变为1001H1001H3、把地址缓冲器中的1000H送到外部地址总线上至存储器，经地址译码后，选中1000H单元。4、CPU发读控制命令CPU读控制命令5、存储器把1000H单元中的内容送到数据总线上101100006、CPU从数据总线上取数据送到数据缓冲器7、因为取出的是操作码，所以数据缓冲器的内容被送到IR中，经ID译码后发出相应命令。微机系统的工作过程1.1微型计算机系统的组成26微机系统的工作过程累加器A标志寄存器F地址缓冲器寄存器组数据缓冲器PLAIDIR控制信号PC+1CPU外部地址总线101100000001001000000100001101001000H1001H1002H1003H外部数据总线1001H操作码10110000译码为”MOVA，n”，源操作数存放在内存紧跟操作码的下一个存储单元中。CPU即进行取数的过程。1.1微型计算机系统的组成27微机系统的工作过程累加器A标志寄存器F地址缓冲器寄存器组数据缓冲器PLAIDIR控制信号PC+1CPU外部地址总线101100000001001000000100001101001000H1001H1002H1003H外部数据总线1001H1、把PC的内容10001H送入到地址缓冲器2、PC的内容自动加11002H3、把地址缓冲器的内容送外部地址总线，经地址译码后选中10001H单元4、CPU发读控制命令CPU读控制命令5、在读控制命令下，存储器把10001H单元中的内容12H送到数据缓冲器12H6、取出的是操作数，按指令将其送到累加器1.1微型计算机系统的组成28微机系统的工作过程累加器A标志寄存器F地址缓冲器寄存器组数据缓冲器PLAIDIR控制信号PC+1CPU外部地址总线101100000001001000000100001101001000H1001H1002H1003H外部数据总线1002H执行第2条指令的过程与第1条指令类似，先取指令码12H1003HCPU读控制命令000001001.1微型计算机系统的组成29微机系统的工作过程累加器A标志寄存器F地址缓冲器寄存器组数据缓冲器PLAIDIR控制信号PC+1CPU外部地址总线101100000001001000000100001101001000H1001H1002H1003H外部数据总线1003H12H1004H34H46HCPU读控制命令1.1微型计算机系统的组成目录1.1微型计算机系统的组成1.2计算机中的常用数制1.3计算机中的数据表示方法1.4计算机中的常用编码31常用数制1.2计算机中的常用数制汇编语言中，十六进制数如果是非数字开头，前面要加0如0FFH,0A2H数制基数数码运算规则书写后缀二进制20,1逢二进一，借一当二B八进制80,1,2,3,4,5,6,7逢八进一，借一当八O或Q十进制100,1,2,3,4,5,6,7,8,9逢十进一，借一当十D十六进制160,1,2,3,4,5,6,7,8,9,A,B,C,D,E,F逢十六进一，借一当十六H32任意r进制数N可表示为N=an

1·rn

1+an2·rn1+···+a2·r2+a1·r1+a0·r0+···

+a

1·r

1+a

m·r

m基数数码权例如：123=1·102+2·101+3·100常用数制1.2计算机中的常用数制33数制转换1.2计算机中的常用数制数码乘上对应的权求和r进制数例1.2-1将二进制数1011.001B转换为十进制数。

1011.001B=1×23+0×22+1×21+1×20+0×2

1+0×2

2+1×2

3=11.125D【解答】十进制数十六进制(1A4.25)H

转换为十进制34数制转换1.2计算机中的常用数制整数部分除以r取余，直到商为0，余数从逆序排列21102252221余数1010201r进制数十进制数例1.2-2将十进制数21.643D转换为二进制数。1010135数制转换1.2计算机中的常用数制r进制数十进制数小数部分乘r取整数部分，留小数部分继续乘，直到小数部分为0或达到要求的精度为止。0.643

21.286取整数部分1

20.5720

21.1441

20.2880

2021.643D≈10101.10100B1010036数制转换1.2计算机中的常用数制r进制数十进制数

任意进位制数→十进制数：按位权展开十进制数→任意进位制数：辗转相除37数制转换1.2计算机中的常用数制二进制数分成整数部分和小数部分，每3/4位为一组对应一个八/十六进制数，不满3/4位的补010100.10100B010100.101000B=24.50O2450八/十六

进制数二进制数例1.2-3将10100.10100B转换为八进制数。38数制转换1.2计算机中的常用数制将1位八/十六进制数对应成3位/4位二进制数0110110000101010.00010101H6C2A.15H=C6A251八/十六

进制数二进制数例1.2-4将6C2A.15H转换成二进制数目录1.1微型计算机系统的组成1.2计算机中的常用数制1.3计算机中的数据表示方法1.4计算机中的常用编码40有符号数与无符号数1.3计算机中的数据表示方法40无符号数有符号数

不论正负

最高位是符号位

1–负；0–正

所有数位都是数值位

表示范围受字长和数

据类型的限制

10000001B

10000001B=27+20=129数值位符号位数值位=

？41有符号数与无符号数1.3计算机中的数据表示方法41

有符号数的表示方法原码反码补码除去最高位符号位外，其余数值部分就是其绝对值的二进制数[+1]原=00000001 [

1]原=10000001

[+0]原=00000000 [

0]原=10000000[+127]原=01111111 [

127]原=11111111原码10000001B对应的值是多少？

42有符号数与无符号数1.3计算机中的数据表示方法42

有符号数的表示方法原码反码补码正数的反码同原码；

负数的符号位为1，其余数值位取反[+1]反=00000001 [

1]反=11111110

[+0]反=00000000 [

0]反=11111111[+127]反=01111111 [

127]反=10000000反码10000001B对应的值是多少？

43有符号数与无符号数1.3计算机中的数据表示方法43

有符号数的表示方法原码反码补码正数的补码同原码；负数的符号位为1，其余数值位取反加1[+1]补=00000001 [

1]补=11111111

[+0]补=[

0]补=

00000000[+127]补=01111111 [

127]补=10000001[

128]补=

10000000最常用！补码10000001B对

应的值是多少？

44无符号二进制数的运算1.3计算机中的数据表示方法

算术运算规则运算运算符运算规则说明加+0+0=00+1=11+0=01+1=10逢二进一减−0−0=00−1=11−0=11−1=0借一当二乘

0

0=00

1=01

0=01

1=1

除

0

1=01

1=1除数不能为0例1.3-1无符号二进制数的算术运算举例。01111111B+00000001B=10000000B45无符号二进制数的运算1.3计算机中的数据表示方法

逻辑运算规则运算运算符运算规则与(AND)

0

0=00

1=01

0=01

1=1或(OR)

0

0=00

1=11

0=11

1=1非(NOT)―0=11=0异或(XOR)

0

0=00

1=11

0=11

1=046无符号二进制数的运算1.3计算机中的数据表示方法例1.3-2无符号二进制数的逻辑运算举例。01100011B

00110011B

逻辑运算规则00100011B01100011B

00110011B01110011B01100011B

00110011B01010000B01100011B10011100B47补码加减法运算规则[x+y]补=[x]补+[y]补[x−y]补=[x]补+[−y]补例1.3-3按补码运算规则计算“−6+4”和“−10−5”。分析

先求出

6，4,10,5的补码再按运算规则计算有符号二进制数的运算1.3计算机中的数据表示方法48补码加减法运算规则[x+y]补=[x]补+[y]补[x−y]补=[x]补+[−y]补例1.3-3按补码运算规则计算“−6+4”和“−10−5”。[6]补

=00000110B[−6]补

=11111010B[−6+4]补

=[−2]补=11111110B[−6]补+[4]补

=11111010B+00000100B=11111110B

有符号二进制数的运算1.3计算机中的数据表示方法49补码加减法运算规则[x+y]补=[x]补+[y]补[x−y]补=[x]补+[−y]补例1.3-3按补码运算规则计算“−6+4”和“−10−5”。[5]补 =00000101B [10]补

=00001010B[−5]补

=11111011B [−10]补

=11110110B[−10−5]补

=[−15]补

=11110001B[−10]补

+[−5]补

=11110110B+11111011B=11110001B

为什么计算机中普遍常使用补码表示有符号数？有符号二进制数的运算1.3计算机中的数据表示方法50补码加减法运算的溢出判断运算结果超过操作数所能表示的范围什么是溢出数值的有效位占据了符号位。产生的原因判断的方法符号位判别法双高位判别法有符号二进制数的运算1.3计算机中的数据表示方法有符号数51补码加减法运算的溢出判断有符号二进制数的运算1.3计算机中的数据表示方法若两个同号数相加，结果的符号位与之相反，则溢出。若两个异号数相减，结果的符号位与减数相同，则溢出。若两个异号数相加或同号数相减，则不溢出。符号位判别法52补码加减法运算的溢出判断有符号二进制数的运算1.3计算机中的数据表示方法

01111111B+)00000001B10000000B溢出例1.3-4当字长为8时，计算127+1。用符号位判别法判断结果是否溢出。若两个同号数相加，结果的符号位与之相反，则溢出。53补码加减法运算的溢出判断双高位判定法D7D6D5D4D3D2D1D010101111（字长8位）最高数值位符号位Cp:最高数位向符号位的进位/借位Cs:符号位向前产生的进位/借位CpCsCp

Cs=1溢出0不溢出有符号二进制数的运算1.3计算机中的数据表示方法5401111111B+)00000001B10000000B溢出Cs

Cp=0

1=1例1.3-4当字长为8时，计算127+1。用双高位判别法判断结果是否溢出。Cp=1Cs=0

01111111B+)00000001B10000000B溢出若两个同号数相加，结果的符号位与之相反，则溢出。（双高位判别法）（符号位判别法）有符号二进制数的运算1.3计算机中的数据表示方法目录1.1微型计算机系统的组成1.2计算机中的常用数制1.3计算机中的数据表示方法1.4计算机中的常用编码56BCD码1.4计算机中的常用编码十进制压缩BCD码非压缩BCD码二进制120001001000000001000000101100用4位二进制数表示一个十进制数的编码使二进制和十进制之间的转换得以快捷的进行十进制BCD码十进制BCD码0000050101100016011020010701113001181000401009100157BCD码1.4计算机中的常用编码

8810001000B+)590101100188+59=147不是147的BCD码形式，为什么？例1.4-1求BCD数88与59的和。58BCD码1.4计算机中的常用编码BCD码数运算出现的问题：

8810001000B+)590101100188+59=147

低4位有进位，但是达到16后才进位

高4位结果超过10，但没有进位，不是BCD码59解决的办法：结果中个位(D3向D4)有进位或借位，则加/减6.结果中十位(D7向前)有进位或借位，则加/减60H.结果中个位超过计数符号9(1001)，则加/减6.结果中十位超过计数符号9(1001)，则加/减60H.

8810001000B+)5901011001011011100111B011001000111B1741BCD码1.4计算机中的常用编码60这里仅介绍原理。程序设计时，BCD运算仅需使用调整指令，让计算机自动调整，不需要手工调整(见第3章)。练习：用BCD码求88+15，要求结果为BCD码BCD码1.4计算机中的常用编码61ASCII码1.4计算机中的常用编码美国信息交换标准代码用二进制编码来表示文字和符号（见附录B）数字‘0’——30H‘1’——31H

‘9’——39H大写字母‘A’——41H‘B’——42H

‘Z’——5AH小写字母‘a’——61H‘b’——62H

‘z’——6AH微机原理与接口技术第2章8086/8088微机系统目录2.18086微处理器结构2.28086的引脚和工作模式2.38086微处理器总线时序2.48086的存储器和I/O组织2.58086和8088的主要区别2.68086最小系统搭建642.18086微处理器结构8086的功能结构AHALBHBLCHCLDHDLAXBXCXDX通用寄存器SPBPDISI指针寄存器CSDSSSESIP内部寄存器暂存寄存器EU控制器FR输入输出控制电路ALU∑123456指令队列缓冲器执行部件(EU)总线接口部件(BIU)ALU数据总线16位8位数据总线16位20位地址总线外部总线(16位数据总线)变址寄存器652.18086微处理器结构8086的功能结构总线接口部件BIUCSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路功能与内存或I/O端口传送指令或数据产生20位的物理地址组成4个16位的段寄存器(CS,DS,ES,SS)1个16位的指令指针寄存器IP1个地址加法器：用于产生20位物理地址寄存器都是16位的，如何

得到20位物理地址？662.18086微处理器结构8086的功能结构CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路组成6个字节的指令队列：FIFO输入/输出控制电路（总线控制逻辑）内部寄存器总线接口部件BIU672.18086微处理器结构8086的功能结构指令执行部件EU功能执行部件负责执行指令组成ALU（算术逻辑单元）通用寄存器(16位/8位):AX,BX,CX,DX堆栈指针寄存器SP(16位)基址指针寄存器BP(16位)目的变址寄存器DI(16位)源变址寄存器SI(16位)AHALBHBLCHCLDHDLAXBXCXDX通用寄存器SPBPDISI暂存寄存器EU控制器FRALU执行部件(EU)16位指针寄存器变址寄存器682.18086微处理器结构8086的功能结构组成标志寄存器FR执行部件的控制电路(完成指令译码等)AHALBHBLCHCLDHDLAXBXCXDX通用寄存器SPBPDISI暂存寄存器EU控制器FRALU执行部件(EU)16位功能执行部件负责执行指令指针寄存器变址寄存器指令执行部件EU692.18086微处理器结构8086的功能结构取指令和执行指令重叠进行一般8位CPU(8080)μP总线BUS取指1忙执行1取指2忙执行2取指3忙执行3取指4忙执行48086CPUEUBIUBUSttt……tt取指1忙执行1取指2忙执行2取指3忙执行3取指4忙执行4取指5忙执行5取指6忙执行6………8086CPU为什么分成EU和BIU两个部分？顺序执行：取指和执行交替进行重叠执行：取指和执行重叠进行大大减少了等待指令所需的时间，提高了CPU的利用率和整个系统的执行速度702.18086微处理器结构8086的功能结构70外部总线(16位数据总线)8086与8088的区别(1)8088的EU与8086一样，而BIU略有区别CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)80868位16位20位地址总线输入输出控制电路808812348088的外部数据总线为8位。8088的为8位。712.18086微处理器结构8086的寄存器结构71AHALBHBLCHCLDHDL15870AX累加器BX基址寄存器CX计数寄存器DX数据寄存器通用寄存器DISIBPSP目的变址寄存器源变址寄存器基址指针寄存器堆栈指针寄存器指针寄存器变址寄存器FRIP标志寄存器指令指针寄存器CSDSSSES代码段寄存器数据段寄存器堆栈段寄存器附加段寄存器段寄存器722.18086微处理器结构8086的寄存器结构72在Debug环境下，用r命令可以观察所有的寄存器标志寄存器FR732.18086微处理器结构8086的寄存器结构73指令指针寄存器IP(InstructionPointer)16位专用寄存器，存放将要执行的下一条指令在现行代码段中的偏移地址。当BIU从内存中取出一个指令字节后，IP就自动加1，指向下一指令字节。IP指向的是指令地址的段内地址偏移量，又称偏移地址(OffsetAddress)或有效地址(EffectiveAddress，EA)CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路742.18086微处理器结构8086的寄存器结构74标志寄存器FR1514131211109876543210状态标志方向标志中断允许标志陷阱标志(TrapFlag)控制标志进位标志奇偶标志辅助进位标志零标志符号标志溢出标志CFPFAFZFSFOFTFIFDF标志寄存器FR752.18086微处理器结构8086的寄存器结构750123456789101112131415CF进位标志CF(CarryFlag)：加法时，最高位(字节操作时的D7位，字操作时的D15位)是否有进位产生；减法时，最高位是否有借位产生。2345H+5219H0010001101000101+01010010000110010111010101011110CF=02345H−5219H0010001101000101−01010010000110011101000100101100CF=1标志寄存器FR762.18086微处理器结构8086的寄存器结构760123456789101112131415PF奇偶标志PF(ParityFlag)：若运算结果低8位中“1”的个数为偶数，则PF＝1；否则PF＝0。2345H+5219H0010001101000101+01010010000110010111010101011110PF=02345H+5217H0010001101000101+01010010000101110111010101011100PF=1标志寄存器FR772.18086微处理器结构8086的寄存器结构770123456789101112131415AF辅助进位标志AF(AuxiliarycarrryFlag)：也称“半进位标志”。加法时，D3位向D4位有进位，则AF＝1，否则为0；减法时，D3位向D4位有借位，则AF＝1，否则为0。2345H+5219H0010001101000101+01010010000110010111010101011110AF=02349H+5219H0010001101001001+01010010000110010111010101100110AF=1

回忆一下哪种编码计算与AF标志位相关？标志寄存器FR782.18086微处理器结构8086的寄存器结构78标志寄存器FR0123456789101112131415ZF零标志ZF(ZeroFlag)：若运算结果为0，则ZF＝1；否则ZF＝02345H+5219H0010001101000101+01010010000110010111010101011110ZF=02349H−2349H0010001101001001−00100011010010010000000000000000ZF=1792.18086微处理器结构8086的寄存器结构790123456789101112131415SF2345H+5219H0010001101000101+01010010000110010111010101011110SF=02345H−5219H0010001101000101−01010010000110011101000100101100SF=1符号标志SF(SignFlag)：与运算结果的MSB(最高位)相同，标志结果的正负(对有符号数而言)。标志寄存器FR802.18086微处理器结构8086的寄存器结构800123456789101112131415OF溢出标志OF(OverflowFlag)：用于有符号数运算。若运算过程中发生了“溢出”，则OF＝1。2345H+5219H0010001101000101+01010010000110010111010101011110OF＝Cp

CsCp

最高数位向符号位的进位，Cs

符号位产生的进位OF＝Cp

Cs＝0

0＝02345H−5219H0010001101000101−01010010000110011101000100101100OF＝Cp

Cs＝1

1＝0双高位判别法也可以用符号位判别法标志寄存器FR812.18086微处理器结构8086的寄存器结构81CF对无符号数运算有意义；OF对有符号数运算有意义；某二进制数用作为无符号数还是有符号数，取决于应用的需要。应按需要选择对应的标志位。6465+无符号数129最高位没有向前产生进位CF=06465+有符号数>127OF=11290100000001000001+10000001注：字长8位-127标志寄存器FR822.18086微处理器结构8086的寄存器结构82CF在无符号数算术运算的结果超出目的操作数范围时置位；OF在有符号数算术运算的结果太大或太小，而目的操作数无法容纳时置位(数值位侵占了符号位)。标志寄存器FR832.18086微处理器结构8086的寄存器结构830123456789101112131415IF中断允许标志IF(InterruptEnableFlag)：如果IF置“1”，则CPU可以接受可屏蔽中断请求；反之，则CPU不能接受可屏蔽中断请求。(第8章)

相关指令：CLI/STI。TF陷阱标志TF(TrapFlag)：若TF＝1，则CPU按跟踪方式(单步方式)执行程序。DF方向标志DF(DirectionFlag)：用于串操作指令中的地址增量修改(DF＝0)还是减量修改(DF＝1)(第4章)相关指令：CLD/STD。

(第3章)标志寄存器FR842.18086微处理器结构8086的寄存器结构84段寄存器微型计算机系统的内存中通常存放着三类信息：指示微处理器执行何种操作代码(指令)程序处理的对象数据被保存的返回地址和中间结果栈信息1010000010011001MOVAL,99HB0H99H99B0H可能是：

运算的中间结果

返回地址同样的若干字节二进制信息会有多种理解方式或含义，到底表示与它们位于内存的哪个段中有关。CSDS,ESSS852.18086微处理器结构8086的寄存器结构85段寄存器指示微处理器执行何种操作代码(指令)程序处理的对象数据被保存的返回地址和中间结果栈信息代码段寄存器CS,指向当前的代码段,指令由此段中取出。数据段寄存器DS,指向当前的数据段,通常用来存放程序变量(存储器操作数)附加段寄存器ES，指向当前的附加段，通常也用来存放数据以及一些专用指令的操作数堆栈段寄存器SS,指向当前的堆栈段,堆栈操作的对象就是该段中存储单元的内容。通过适当转换，8086可以访问4个存储段微型计算机系统的内存中通常存放着三类信息：目录2.18086微处理器结构2.28086的引脚和工作模式2.38086微处理器总线时序2.48086的存储器和I/O组织2.58086和8088的主要区别2.68086最小系统搭建878086的工作模式2.28086的引脚和工作模式最小工作模式最大工作模式也称“单处理器系统”，即在系统中只有1个8086处理器，全部的系统总线信号均由8086直接产生。总线控制逻辑减到最少，故称最小工作模式。888086的工作模式2.28086的引脚和工作模式最小工作模式最大工作模式也称“多处理器系统”，即系统中包含两个或多个处理器，其中一个为主处理器(8086)，其他的处理器为“协处理器”

。最大工作模式下必须增加专用的总线控制芯片8288。当系统为具有两个以上的主CPU的多处理器系统时，必须配上总线仲裁器8289。898086的工作模式2.28086的引脚和工作模式

特点

方式

MN/MX引脚

处理器个数

总线控制信号产生最小工作模式最大工作模式课程学习以最小工作模式为主高电平低电平一个多个总线控制器82888086CPU最小工作模式最大工作模式908086的引脚信号2.28086的引脚和工作模式共40条地址/数据：16条地址/状态：4条控制：16条其他：Vcc，GND×2，CLK公共引脚，最小工作模式引脚(最大工作模式引脚)功能、信号流向、工作电平、驱动能力两种模式下功能相同同一个引脚在两种模式下功能不相同每个引脚注意这几个方面输入/输出/双向高电平/低电平918086的引脚信号2.28086的引脚和工作模式

T1T2T3TwT4TITIT1T2T3T4

总线周期空闲周期总线周期在8086中，一个基本的总线周期由4个时钟周期组成。为了介绍引脚功能，提前简单说明一下总线周期。一些分时复用的引脚在T1~T4期间内功能不同92最小模式下的引脚定义2.28086的引脚和工作模式AD15～AD0：地址/数据线,复用,双向,三态.在T1状态(地址周期)AD15~AD0上为地址信号的低16位A15~A0;在T2~T4状态(数据周期)AD15~AD0

上是数据信号D15~D0。HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)逻辑“1”,逻辑“0”，高阻态93最小模式下的引脚定义2.28086的引脚和工作模式A19/S6～A16/S3：地址/状态线,复用，三态

T1，输出地址高4位；T2～T4，输出状态S6：恒为低电平，指示8086当前使用总线S5：与中断允许标志IF相同S4,S3：指示当前使用的段寄存器HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)S4S3当前正在使用的段寄存器00ES01SS10CS或未使用任何段寄存器11DS94最小模式下的引脚定义2.28086的引脚和工作模式BHE/S7：高8位总线允许(BusHighEnable)T1:指示高8位数据总线上的数据是否有效(BHE,AD0)配合:00时读写字，01时读写奇地址字节10时读写偶地址字节其他T周期:输出状态信号S7(S7始终为逻辑1,未定义)DMA方式下，该引脚为高阻态。HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)详见2.4节95最小模式下的引脚定义2.28086的引脚和工作模式MN/MX：最小/最大工作模式选择信号,输入。接Vcc，最小工作模式；

接GND,最大工作模式HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)96最小模式下的引脚定义2.28086的引脚和工作模式RD：

读信号，三态输出，低电平有效

表示当前CPU正在读存储器或I/O端口。WR：

写信号，三态输出，低电平有效

表示当前CPU正在写存储器或I/O端口。HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)97最小模式下的引脚定义2.28086的引脚和工作模式M/IO：三态输出存储器或I/O端口访问信号。指示8086的访问对象,发给MEM或I/O接口。

M/IO为高电平时，表示当前CPU正在访问存储器；

M/IO为低电平时，表示当前CPU正在访问I/O端口存储器写011存储器读101I/O写010I/O读 100含义WRRDM/IOHOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)98CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)ALE：地址锁存使能信号,输出,高电平有效。用来作为地址锁存器(如74LS373、8282)的锁存控制信号。结合2.2.2最小工作模式和2.3.2最小模式时序学习

最小模式下的引脚定义2.28086的引脚和工作模式99CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)DEN：数据使能信号,输出,三态,低电平有效。用于数据总线驱动器(如74LS245、8286)的控制信号。表示8086准备发送或接收一个数据最小模式下的引脚定义2.28086的引脚和工作模式结合2.2.2最小工作模式和2.3.2最小模式时序学习

100CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)DT/R：数据发送/接收信号，输出，三态在8086系统中，通常采用74LS245、8286或8287作为数据总线的驱动器，用DT/R信号来控制数据驱动器的数据传送方向。当DT/R＝1时，进行数据发送；当DT/R＝0时，进行数据接收。CPU写CPU读最小模式下的引脚定义2.28086的引脚和工作模式结合2.2.2最小工作模式和2.3.2最小模式时序学习

READY：准备就绪信号由外部输入,高电平有效,表示CPU访问的存储器或I／O端口己准备好传送数据。当READY无效时,要求CPU插入一个或多个等待周期Tw,直到READY信号有效为止。101CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)最小模式下的引脚定义2.28086的引脚和工作模式结合2.2.2最小工作模式和2.3.2最小模式时序学习

102CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)RESET:复位信号,由外部输入,高电平有效。RESET信号至少要保持4个时钟周期，CPU接收到该信号后，停止进行操作，并对标志寄存器(FR)、IP、DS、SS、ES及指令队列清零，而将CS设置为FFFFH。当复位信号变为低电平时，CPU从FFFF0H开始执行程序。由此可见，采用8086CPU的计算机系统的启动程序就保持在存储器的高端。见教材本章习题2-8p27表2.3-1最小模式下的引脚定义2.28086的引脚和工作模式103CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路INTR:可屏蔽中断请求中断请求信号,由外部输入，电平触发，高电平有效HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)第8章最小模式下的引脚定义2.28086的引脚和工作模式104CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU)8位16位20位地址总线外部总线输入输出控制电路HOLD(RQ/GT0)HLDA(RQ/GT1)8086CPU12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0NMIINTRCLKGNDVCCAD15A16/S3M/IO(S2)DT/R(S1)DEN/(S0)ALE(QS0)INTA(QS1)TESTREADYRESETA17/S4A18/S5A19/S6BHE/S7MN/MXRDWR(LOCK)INTA：中断响应信号,输出。低电平有效，表示CPU响应了外部发来的INTR信号。第8章最小模式下的引脚定义2.28086的引脚和工作模式105CSDSSSESIP内部寄存器∑123456指令队列缓冲器总线接口部件(BIU