数字电子技术基础 课件 蓝波 第7-10章 时序逻辑电路-数字系统设计实践

数字电子技术基础第1章信号与电子电路概述第2章数制和编码第3章基本逻辑关系与逻辑门第4章逻辑代数与逻辑函数第5章Verilog硬件描述语言和Quartus软件第6章组合逻辑电路第7章时序逻辑电路第8章模数和数模转换第9章脉冲信号电路第10章数字系统设计实践第7章时序逻辑电路7.1

触发器

7.1

触发器7.1.1基本RS触发器1.电路构成7.1

触发器

7.1

触发器

7.1

触发器

7.1

触发器3.逻辑符号4.逻辑功能描述（1）特性表与非门成的基本RS触发器的特性表见表7-1。7.1

触发器

（3）状态转换图图7-8是由与非门构成的基本RS触发器的状态转换图，0和1是触发器的两个状态，箭头方向代表从现态到次态，弧线旁是状态转换的条件，x表示任意状态。（4）时序图触发器的功能也可以用输入输出波形图直观地表示出来，下面通过例7-1进行介绍。7.1

触发器

7.1

触发器7.1

触发器7.1.2钟控触发器1.钟控RS触发器（钟控RS锁存器）7.1

触发器7.1

触发器2.钟控D触发器（D锁存器）7.1

触发器7.1

触发器7.1

触发器3.钟控触发器的空翻7.1.3边沿触发器1.边沿JK触发器7.1

触发器7.1

触发器①该器件有16个引脚，使用时第8引脚接地，第16引脚接VCC。②该器件包含两个完全相同的边沿J触发器，分别用端口名称前的阿拉伯数字1和2进行区分。7.1

触发器

7.1

触发器2.边沿D触发器7.1

触发器7.1

触发器7.1

触发器7.1

触发器3.边沿T触发器7.1

触发器7.1.4触发器之间的相互转换7.2时序逻辑电路的分析7.2.1同步时序逻辑电路的分析①根据逻辑电路图写出各触发器的驱动方程（激励方程）和输出方程。②将驱动方程代入各触发器的特性方程得到触发器的次态方程（即状态方程）。7.2时序逻辑电路的分析③根据状态方程和输出方程，分析得到时序逻辑电路的状态转换表。④由状态转换表画出状态转换⑤分析得到电路的逻辑功能。【例7-3】电路如图7-31所示，列出状态转换表，画出状态转换图，分析逻辑功能。解：电路只含有一个下降沿触发的边沿J触发器，没有组合逻辑电路的输入和输出信号，是最简单的时序逻辑电路。1）写出各个方程。7.2时序逻辑电路的分析2）根据状态方程得到状态转换表（见表7-11），并画出状态转换图（见图7-32）。3）逻辑功能分析。【例7-4】分析图7-33所不时序逻辑电路，列出状态转换表，画出状态转换图和Q1、Q0的波形。解：电路含有两个下降沿触发的边沿J触发器，由同一个CLK提供时钟信号，属于同步时序逻辑电路。1）写出各个方程。7.2时序逻辑电路的分析2）将Q1Q0的4种状态代入状态方程，可得状态转换表，见表7-12。7.2时序逻辑电路的分析3）根据状态转换表画出状态转换图。4）画出时序图。5）逻辑功能分析。【例7-5）试分析图7-35所示时序逻辑电路，列出状态转换表，画出状态转换图和时序图。7.2时序逻辑电路的分析解：该电路力同步时序逻辑电路，X、Y分别是电路的输入和输出信号。1）写出各个方程。7.2时序逻辑电路的分析2）列出状态转换表，见表7-13。7.2时序逻辑电路的分析3）画出状态转换图及时序图，如图7-36所示。7.2时序逻辑电路的分析4）逻辑功能分析。7.2时序逻辑电路的分析7.2时序逻辑电路的分析4）逻辑功能分析。5）画出时序图。7.2时序逻辑电路的分析7.2.2异步时序逻辑电路的分析7.2时序逻辑电路的分析7.2时序逻辑电路的分析1）写出各个方程。①时钟方程为②输出方程为③驱动方程为④将各驱动方程代入D触发器的特性方程，得到各触发器的状态方程为7.2时序逻辑电路的分析2）将的4种状态代入上面的状态方程，可得状态转换表，见表7-15。3）根据状态转换表可得状态转换图和时序图，如图7-42所示。7.2时序逻辑电路的分析4）逻辑功能分析。【例7-8】分析图7-43所示时序逻辑电路，列出状态转换表，画出状态转换图和Q2、Q1、Q0的波形。解：电路含有3个下降沿触发的边沿JK触发器，其中FF0和FF2共用一个时钟CLK，但FF1的时钟是由FF0的Q0提供的，因此属于异步时序逻辑电路。7.2时序逻辑电路的分析1）写出各个方程。①时钟方程为②驱动方程为③将各驱动方程代入J触发器的特性方程，得到各触发器的状态方程內7.2时序逻辑电路的分析2）将的8种状态代入上面的状态方程，可得状态转换表，见表7-16。7.2时序逻辑电路的分析3）根据状态转换表可得状态转换图和时序图，如图7-44所示。7.2时序逻辑电路的分析4）逻辑功能分析。7.3时序逻辑电路的设计1）根据给定的逻辑功能建立原始状态转换图。2）状态化简。3）状态编码。4）列出状态方程和输出方程（如果有）。5）列出驱动方程。7.3时序逻辑电路的设计6）画出逻辑电路图。7）检查能否自启动。【例7-9】使用D触发器设计一个带进位输出标志位Y的同步8421BCD码加法计数器。解：1）画出状态转换图，列出状态转换表。7.3时序逻辑电路的设计7.3时序逻辑电路的设计2）对无关项进行处理，得到改进后的全状态转换图和全状态转换表。7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计3）写出状态方程、驱动方程和输出方程。4）完成电路图。7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计2）状态化简。7.3时序逻辑电路的设计3）状态编码。7.3时序逻辑电路的设计4）写出状态方程和输出方程。7.3时序逻辑电路的设计5）写出驱动方程，完成电路图。7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计2）状态编码。7.3时序逻辑电路的设计3）写出状态方程和输出方程。7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计7.3时序逻辑电路的设计4）写出驱动方程，完成电路图。7.3时序逻辑电路的设计7.4常用的时序逻辑功能器件7.4.1基本寄存器7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4.2移位寄存器1.单向移位寄存器7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件2.双向移位寄存器7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4.3集成计数器1.二进制计数器7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件1）当CLEAR为低电平时，不管输入端的LOAD、DCBA、CLOCK、ENABLE-P、ENABLE-T是什么状态，也不管输出端QD~QA的现态是什么，电路实现异步复位，将QD~QA清零（Clearoutputstozero）。2）当CLEAR变高电平时，如果LOAD是低电平，时钟脉冲CLOCK的上升沿到来那一刻，电路实现置数，图中D~A的值是1100，所以QD~QA被置1100，即十进制数的12(Presettobinarytwelve)。3）当CLEAR、LOAD、ENABLE-P、ENABLE-T都是高电平时，时钟脉冲CLOCK的上升沿到来那一刻，电路实现计数，图中QD~QA的状态变化是1100⟶1101⟶1110⟶1111⟶0000→0001→0010(Counttothirteen,fourteen,fifteen,zero,oneandtwo。4）CIEAR和LOAD是高电平，ENABLE-P和ENABLE-T有任何一个是低电平，不论其他输入端口是什么状态，电路实现保持（Inhibit），图中QD~QA始终维持0010的状态。7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件2.十进制计数器7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件3.可逆计数器7.4常用的时序逻辑功能器件4.任意进制计数器的构成（1）反馈复位法!反馈复位法是利用反馈电路产生一个控制信号，并将其送至集成计数器的复位端，使计数器各输出端复位，从而达到实现任意进制计数器的目的。7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件（2）反馈置数法!反馈置数法是利用反馈电路产生一个控制信号给集成计数器的置数端，使计数器输出端状态等于输入数据，从而达到实现任意进制计数器的目的。7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件（3）级联反馈法根据任意进制计数器的模，判断需要几片集成计数器，再利用反馈电路产生控制信号给集成计数器的复位端或置数端，从而达到实现任意进制计数器的目的。①低位片74LS160和高位片74LS160受同一个时钟脉冲控制，所以该电路是同步时序逻辑。7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.4常用的时序逻辑功能器件7.5有限状态机7.5.1概述7.5.2有限状态机的组成（1）状态（State）状态是系统在某一特定时间点的情况或条件描述。（2）输入（Input）输入是外部环境传递给有限状态机的信息或信号。（3）转移（Transition）转移是有限状态机从一个状态变为另一个状态的过程。7.5.3有限状态机的类型（1）Moore型状态机在Moore型状态机中，输出仅取决于当前状态，与当前输入无关。（2）Mealy型状态机与Moore型状态机不同，Mealy型状态机的输出取决于当前状态和当前输入。7.5.4有限状态机的设计过程（1）确定状态和输入首先，需要理解系统应该如何响应不同的输入序列，这通常需要通过分析系统的需求和行为来完成。7.5有限状态机（2）定义状态转移和输出对于每个可能的状态和输入组合，需要定义一个结果状态和一个输出。（3）创建状态转移图或状态转移表这是一种可视化方法，可以清楚地显示所有的状态、输入、转移和输出。（4）实现有限状态机有多种方法可以实现有限状态机，一种常见的方法是使用硬件描述语言（如Verilog或VHDL）进行编程，另一种方法是使用数字逻辑门（如与门、或门、非门等）构建电路。7.5.5有限状态机的应用（1）交通灯控制器交通灯控制器是有限状态机的一个经典例子，每个灯（红灯、黄灯、绿灯）都可以看作一个状态，转移則由计时器（时间输入）或者行人按键（外部输入）触发。（2）电梯控制系统电梯控制系统也可以被视为一个有限状态机，状态可能包括等待、上升、下降、开门和关门等，输入则包括楼层按钮、开/关门按钮、电梯内的传感器等，系统根据这些输入和当前状态来确定下一个状态和动作。（3）计算机科学中的词法分析器在计算机科学中，词法分析器（Lexicalanalyzer，或者叫作7.5有限状态机Lexer）是编译器或解释器的一部分，它使用有限状态机来识别程序代码中的符号和词素。（4）硬件设计在硬件设计中，有限状态机用于控制数字电路的行力。（5）网络协议许多网络协议，如TCP/IP，也使用有限状态机来管理和控制数据的传输。【例7-22】设计一个简单的自动售货机。这个自动售货机只接收1元的纸币，当累计金额达到3元时，自动售货机会释放一个商品。解：设计过程如下：首先，定义有限状态机的输人、输出和状态。输入：纸币，0表示无纸币输人，1表示有1元纸币输人。输出：商品，0表示没有商品输出，1表示有商品输出。状态：累计金额，S0表示0元，S1表示累计1元，S2表示累计2元，S3表示累计3元。7.5有限状态机7.5有限状态机7.5有限状态机7.5有限状态机第8章模数和数模转换7.5有限状态机7.5有限状态机8.1模数转换8.1.1采样和保持8.1模数转换8.1.2量化和编码8.1模数转换8.1模数转换8.1.3A/D转换器的主要性能指标（1）转换精度1）分辦率（Resolution）：分辦率R表示A/D转换器对输入信号的分辦能力，由满量程（FullScaleRange,FSR）和A/D转换器输出数字量的位数n决定，即2）转换误差：转换误差反映了A/D转换器实际输出的数字量和理论输出的数字量之间的差别，通常以相对误差的形式给出，用LSB表示。（2）转换速率通常情况下，转速速率是指A/D转换器从转换控制信号到来开始，到输出端得到稳定的数字信号所经过的时间的倒数。8.1.4并联比较型A/D转换器8.1模数转换8.1模数转换①由于转换是并行的，其转换时间只受比较器、寄存器和编码电路的延迟时间限制，因此转换速度快。②随着分辨率的提高，器件数目要按几何级数增加。8.1模数转换8.1.5逐次比较型A/D转换器8.1模数转换8.1.6双积分型A/D转换器8.1模数转换①准备阶段。②第一次积分阶段。③第二次积分阶段。8.1模数转换8.1模数转换8.1.7ADC0809及其应用8.1模数转换（1）ADC0809的引脚功能①INO~IN7:8路模拟输入信号，根据地址状态选中其中一路输入，共用一个A/D转换器。②DO~D7:8位数字量输出。③C、B、A:3位地址端。④ALE：地址锁存允许信号。⑤START：启动模数转换的控制信号。⑥EOC：模数转换结束的标志信号。⑦OE：数据输出的允许信号，用于控制三态输出锁存器向外输出转换后的数据。⑧CIK：时钟脉冲输入端。⑨VR（+）和VR（-）：参考电压，用来与输入的模拟信号进行比较，作为逐次比较的基准。⑩VCC：工作电源，接5V。⑪GND：地。8.1模数转换（2）ADC0809的电路结构及工作过程ADC0809的结构框图如图8-13所示，工作时序如图8-14所示。8.1模数转换①首先，输入C、B、A的地址，然后给ALE送入一个正脉冲，脉宽tW_ALE不小于50ns。②给START信号送人一个正脉冲，脉宽tw_s不小于50ns。8.1模数转换③在接下来的56个时钟脉冲CLK周期内，每7个CLK转换1位。④OE是数据输出允许信号，转换结束后，给OE送入正脉冲，三态输出锁存缓冲器将转换后的数字量送到数据总线上。（3）ADC0809的主要参数①8路模拟电压输入通道，8位分辨率。②时钟频率力640kHz时的转换时间为100𝜇s，时钟频率500kHz时转换时间力130𝜇s。③具有转换启停控制端。④单一5V直流电源供电。⑤模拟输入电压的范围力0~5V。⑥工作温度范围-40~85°C。⑦功耗力15mW。（4）模数转换仿真模数转换的仿真电路如图8-15所示。8.1模数转换8.1模数转换8.2数模转换8.2.1D/A转换器的分类8.2.2D/A转换器的主要性能指标（1）分辨率和A/D转换器一样，D/A转换器的分辨率也是指当输入数字量的LSB发生变化时，所对应的输出模拟量的最小变化值，即（2）转换精度转换精度是指D/A转换器实际输出的模拟电压值与理论输出模拟电压值之间的最大误差。（3）建立时间也称转换时间，是用来描述D/A转换器转换快慢的一个参数，其值从输入数字量到输出稳定模拟信号所需要的时间。8.1模数转换8.2.3权电阻型D/A转换器8.1模数转换8.2.4R-2R电阻型D/A转换器8.1模数转换8.2.5权电流型D/A转换器8.1模数转换8.2.6DAC0832及其应用8.1模数转换

8.1模数转换

8.1模数转换8.1模数转换（3）DAC0832的主要参数①分辨率为8位。②模拟信号输出类型是电流。③电流稳定时间约1𝜇s。④有直通、单缓冲、双缓冲3种工作方式。⑤单一电源供电（5~15V）。⑥低功耗，约为20mW。（4）数模转换仿真由于DAC0832属于电流输出型，而我们在应用中往往需要电压信号，这就需要将它的输出进行电流/电压转换，可在它的lout1、lout2输出端加接一个运算放大器，运算放大器的反馈电阻可通过Rm.端引用片内8.1模数转换固有电阻（也可外接电阻），即可将电流信号变换成电压信号输出，如图8-23所示。8.1模数转换第9章脉冲信号电路9.1施密特触发器9.1.1门电路构成的施密特触发器

9.1施密特触发器

9.1施密特触发器9.1施密特触发器9.1施密特触发器9.1.2集成施密特触发器9.1施密特触发器9.1施密特触发器9.2单稳态触发器9.2.1门电路构成的单稳态触发器1.

RC电路9.2单稳态触发器2．微分型单稳态触发器1）当电路处于稳态时，ui是低电平，ud也是低电平，ui2=UDD为高电平，非门G2的输出uO是低电平，或非门G1的输出uO1为高电平，电容G两端没有电压，即uc=0。2）若输入ui

由低电平变高电平，即产生一个触发信号，则Rd、Cd

微分电路的状态将发生变化，ud瞬时上升为高电平，uO1随即变为低电平。9.2单稳态触发器9.2单稳态触发器3）当ui2继续上升至UTH时，uO的状态将发生翻转，迅速从高电平变低电平状态。9.2单稳态触发器9.2单稳态触发器9.2.2集成单稳态触发器9.2单稳态触发器9.2单稳态触发器9.2单稳态触发器（1）7412174121是不可重复触发集成单稳态触发器，其功能表见表9-1。1）表格的第1~4行表明，只要A1、A2、B这3个输入为稳定的0或者1，输出就是稳态、Q为0，Q为1。2）表格的第5~7行表明，当B接高电平时，只要A1、A2有任何一个出现下降沿，输出就进入暂态，9.2单稳态触发器

9.2单稳态触发器9.2单稳态触发器9.2单稳态触发器9.2单稳态触发器9.3多谐振荡器9.3.1门电路构成的多谐振荡器9.3多谐振荡器1）假定电路上电之前电容C没有充电，t1时刻接通电源，uo为初始状态低电平，ui1也为低电平，因此uo1即ui2）为高电平，导致uo

维持低电平。2）t2时刻，ui1的值达到CMOS门电路的转换阈值电压UTH，uo1

从高电平瞬时翻转为低电平，进而导致uo从低电平翻转为高电平。3）在这个暂态期间，电容C通过电阻R放电，使ui1逐渐下降。9.3多谐振荡器9.3.2施密特触发器构成的多谐振荡器9.3多谐振荡器9.3多谐振荡器9.3多谐振荡器1）假定电路上电之前电容C没有充电，电源接通瞬间，电容两端电压不能跳变，此时ui低电平，经过反相uo为高电平。2）当ui

的值达到施密特触发器的正向阈值电压UT+时，uo从高电平瞬时翻转低电平，此时电容C通过电阻R放电，随着放电的进行，ui

的值不断下降。3）当ui下降至施密特触发器的反向阈值电压UT-时，uo从低电平瞬时翻转高电平，并再次通过电阻R向电容C充电。9.3多谐振荡器9.3多谐振荡器9.4

555定时器9.4

555定时器9.4

555定时器9.4.1LM555的电路结构及工作原理①4脚为复位端RST。②C1同相端的电位是2Ucc/3，C2反相端的电位是Ucc/3。③6引脚力阈值输入端THR，是C1反相端的输入，它与2Ucc/3进行比较决定C1的状态；同理，2引脚为触发输入端TRI，是C2同相端的输入，它与Ucc/3进行比较决定C2的状态。④C1和C2作为基本RS触发器的输入，共同决定Q和Q的状态，并进而决定3引脚输出OUT的状态。⑤G3的输出经电阻R接至品体管VT的基极，VT的集电极为7引脚DIS，当VT导通时、DIS将通过VT9.4

555定时器放电。⑥5引脚为控制电压端CON。⑦

8引脚为电源Ucc，1脚为地GND。9.4

555定时器9.4.2555定时器构成的施密特触发器①输入正弦波信号从低电平0开始逐渐增大，当小于Ucc/3时，根据功能表的第2行可知，输出OUT为高电平1。②输入信号继续增大，当大于Ucc/3但小于2Ucc/3时，根据功能表的第4行可知，输出OUT保持不变，仍为高电平1。③输入信号大于2Ucc/3时，根据功能表的第3行可知，输出OUT发生翻转，从高电平1变为低电平0。④输入信号从最高值开始下降，在小于2Ucc/3但大于Ucc/3时，根据功能表的第4行可知，输出OUT保持不变，仍为低电平，直到输人信号小于Vcc/3，输出从低电平翻转到高电平。9.4

555定时器9.4

555定时器9.4

555定时器9.4.3

555定时器构成的单稳态触发器9.4

555定时器①电路通电初始，当触发信号TRI是高电平时，TR/>Ucc/3，输出OUT为低电平，电路处于稳态。②在TRI由高电平变为低电平的瞬间，TRI<Ucc/3。③随着充电的进行，电容C两端的电压不断升高，意味着THR的电压不断升高。9.4

555定时器9.4.4555定时器构成的多谐振荡器①电路通电初始，电容C上没有电荷，此时TRI=Uc=0V。②随着充电的进行，电容C两端的电压Uc不断升高，也就意味着THR和TRI的电压不断升高。③随着放电的进行，电容G两端的电压Uc不断下降，也就意味着THR和TRI的电压不断下降。9.4

555定时器9.4

555定时器第10章数字系统设计实践10.1数字系统的传统设计方法10.1.1总体思路10.1.2设计要点和步骤1.设计要点1）准确理解设计任务，完成顶层设计。2）根据适用性原则，在综合考虑成本、技术复杂度、可靠性等多种因素之后选择适合的方案，完成各功能模块电路的设计和实现。3）针对系统统调环节出现的各种问题，要根据现象分析故障原因，确定根源问题和次生问题。2.设计步骤10.1数字系统的传统设计方法10.2片剂装瓶计数显示系统的设计10.2.1设置值转BCD码电路10.2片剂装瓶计数显示系统的设计10.2片剂装瓶计数显示系统的设计10.2.2设置值显示电路10.2片剂装瓶计数显示系统